申请/专利权人：上海华虹宏力半导体制造有限公司

申请日：2024-02-23

公开（公告）日：2024-04-19

公开（公告）号：CN117912954A

主分类号：H01L21/336

分类号：H01L21/336;H01L29/06;H01L29/423

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.05.07#实质审查的生效;2024.04.19#公开

摘要：本发明提供了一种屏蔽栅MOSFET的形成方法，包括：在衬底内同时形成间隔的第一沟槽和第二沟槽；沉积氧化物，在第一沟槽内形成覆盖第一沟槽底部和侧壁的栅介质层，同时，氧化物填充第二沟槽；在第一沟槽内形成屏蔽栅；在屏蔽栅表面的第一沟槽内填充隔离层材料层；同时刻蚀隔离层材料层、部分厚度的栅介质层和第二沟槽内的氧化物，以在屏蔽栅表面形成隔离层，在第二沟槽内形成底部氧化层；在第一沟槽的侧壁形成栅氧化层，同时，在第二沟槽的侧壁形成接触孔侧壁隔离层；同时向隔离层表面的第一沟槽内和底部氧化层表面的第二沟槽内填充多晶硅，以在隔离层表面形成第二栅多晶硅，在底部氧化层的表面形成多晶硅导电柱。

主权项：1.一种屏蔽栅MOSFET的形成方法，其特征在于，包括：提供衬底，在所述衬底内同时形成间隔的第一沟槽和第二沟槽；沉积氧化物，在所述第一沟槽内形成覆盖所述第一沟槽底部和侧壁的栅介质层，同时，所述氧化物填充所述第二沟槽；在所述第一沟槽内形成屏蔽栅，所述屏蔽栅与所述第一沟槽的底部和侧壁均通过所述栅介质层隔开；在所述屏蔽栅表面的第一沟槽内填充隔离层材料层；同时刻蚀所述隔离层材料层、部分厚度的栅介质层和第二沟槽内的氧化物，以在所述屏蔽栅表面形成隔离层，在所述第二沟槽内形成底部氧化层；在所述第一沟槽的侧壁形成栅氧化层，同时，在所述第二沟槽的侧壁形成接触孔侧壁隔离层，所述栅氧化层位于所述隔离层的表面，所述接触孔侧壁隔离层位于所述底部氧化层的表面；同时向所述隔离层表面的第一沟槽内和所述底部氧化层表面的第二沟槽内填充多晶硅，以在所述隔离层表面形成第二栅多晶硅，所述第二栅多晶硅通过所述栅氧化层与所述第一沟槽的侧壁隔开，在所述底部氧化层的表面形成多晶硅导电柱，所述多晶硅导电柱通过所述接触孔侧壁隔离层与所述第二沟槽的侧壁隔开；在衬底内靠近所述衬底的表面形成阱区，在所述阱区内靠近所述衬底的表面形成源区，在所述源区、多晶硅导电柱、第二栅多晶硅和栅氧化层的表面形成层间介质层；去除位于所述多晶硅导电柱表面的所述层间介质层以及部分厚度的多晶硅导电柱，在所述层间介质层内形成通孔。

全文数据：

权利要求：

百度查询： 上海华虹宏力半导体制造有限公司 屏蔽栅MOSFET的形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD