申请/专利权人：大连飞创信息技术有限公司

申请日：2023-12-15

公开（公告）日：2024-04-16

公开（公告）号：CN117896031A

主分类号：H04J3/06

分类号：H04J3/06

优先权：

专利状态码：在审-公开

法律状态：2024.04.16#公开

摘要：本发明公开了一种基于FPGA的多路以太网报文同步高精度时间戳的方法，基于FPGA加速卡设置架构，包括FPGA加速卡、交换机和服务器。FPGA加速卡包括：XCU280H2892芯片；外接两组提供板级缓存的DDR芯片，以及卫星控制器FPGA加速卡内部基于312.5MHz时钟设计时间戳发生器；时间戳发生器通过上位的所述服务器获取当前时间，并计时；FPGA加速卡解析接收到的所述交换机通过以太网的数据，根据以太网协议寻找报文头，然后按顺序找到对应的源地址；将时间戳通过跨时钟域处理，同步至以太网解析模块；对源地址的字段替换为时间戳。本发明目的是最终高精度、准确、同步的对多路以太网数据执行打时间戳操作。

主权项：1.一种基于FPGA的多路以太网报文同步高精度时间戳的方法，其特征在于，基于FPGA加速卡设置架构，包括：FPGA加速卡，上传经过同步且包含时间戳的交易报文；交换机，通过10GE以太网接口连接所述FPGA加速卡，用于报文镜像到FPGA，实现FPGA对报文的抓取；服务器，通过PCIE接口与所述FPGA加速卡交互数据，用于下发初始时间戳和配置信息；所述FPGA加速卡包括：一片XCU280H2892的FPGA芯片；4个高速GTY模块引出PCIE接口；2个高速GTY模块外接QSFP光模块实现10GE以太网接口；外接两组提供板级缓存的DDR芯片；以及卫星控制器，选用MSP432p4111，通过I2C接口，控制VCCINT电压调节器，应对所述FPGA加速卡不同负载时的电压波动；具体工作包括如下步骤：步骤1，所述FPGA加速卡内部基于312.5MHz时钟设计时间戳发生器；所述时间戳发生器通过上位的所述服务器获取当前时间，并计时，计时精度为3.2纳秒；步骤2，所述FPGA加速卡解析接收到的所述交换机通过以太网的数据，根据以太网协议寻找报文头，然后按顺序找到对应的源地址；步骤3，将时间戳通过跨时钟域处理，同步至以太网解析模块；对源地址的字段替换为时间戳；步骤4，将步骤2和3重复多次即可得到多路以太网数据解析及打时间戳的模块。

全文数据：

权利要求：

百度查询： 大连飞创信息技术有限公司 基于FPGA的多路以太网报文同步高精度时间戳的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD