申请/专利权人：江南大学

申请日：2022-01-05

公开（公告）日：2024-04-30

公开（公告）号：CN114443530B

主分类号：G06F13/36

分类号：G06F13/36;G06F13/42

优先权：

专利状态码：有效-授权

法律状态：2024.04.30#授权;2022.08.12#著录事项变更;2022.05.24#实质审查的生效;2022.05.06#公开

摘要：本发明公开了基于TileLink的芯片互联电路及数据传输方法，属于芯片互联技术领域。本发明的互联电路包括：发送端和接收端；所述发送端和所述接收端分别被设置在采用TileLink总线的第一芯片和第二芯片内，本发明可通过增加通道间仲裁和统一各通道数据格式的方式，解决了现有技术中无法进行多通道数据跨片传输问题，且可根据TileLink总线数据宽度灵活配置电路结构；通过参数化配置串化电路，使互联电路可以适配任意接口宽度的SerDes；通过在仲裁电路中设置优先级保证了消息在TileLink总线网络的传输过程中不会进入路由环路或资源死锁，避免了总线死锁现象的发生，极大优化了芯片互联结构和数据传输方法。

主权项：1.一种基于TileLink的芯片互联电路，其特征在于，所述互联电路包括：发送端和接收端；所述发送端和所述接收端分别被设置在采用TileLink总线的第一芯片和第二芯片内，所述第一芯片和第二芯片连接，所述互联电路实现所述第一芯片和所述第二芯片的片间互联和数据传输；所述发送端包括：第一TileLink串化解串模块、第一Serdes控制模块；所述第一TileLink串化解串模块用于把接收到的来自TileLink总线的数据进行格式统一并串化处理后发送给所述第一Serdes控制模块，还用于将接收到的来自所述第一Serdes控制模块的串化数据恢复成TileLink总线对应通道的数据，并传输给TileLink总线；所述接收端包括：第二TileLink串化解串模块、第二Serdes控制模块；所述第二TileLink串化解串模块用于把接收到的来自TileLink总线的数据进行格式统一并串化处理后发送给所述第二Serdes控制模块，还用于将接收到的来自所述第二Serdes控制模块的串化数据恢复成TileLink总线对应通道的数据，并传输给TileLink总线；所述第一Serdes控制模块和所述第二Serdes控制模块通过串行差分线连接；所述第一TileLink串化解串模块包括：第一通道仲裁模块、第一数据串化模块、第一数据解串模块；所述第一Serdes控制模块包括：第一数据FIFO模块、第一控制模块、第一SerDes模块；在所述发送端，TileLink总线A、C、E中的若干通道连接所述第一通道仲裁模块的输入；所述第一通道仲裁模块的输出连接所述第一数据串化模块的输入；所述第一数据串化模块的输出连接所述第一SerDes模块的并行数据输入端口；所述第一SerDes模块的并行数据输出端口连接所述第一数据FIFO模块的数据输入；所述第一数据FIFO模块的数据输出连接所述第一数据解串模块的输入；所述第一数据FIFO模块的数据数量输出端口连接所述第一控制模块；所述第一控制模块连接所述第一SerDes模块的控制端口；所述第一数据解串模块的输出连接所述TileLink总线B、D中的若干通道；所述第一通道仲裁模块用于将TileLink总线A、C、E中的若干通道的数据格式进行统一后，仲裁出一路通道数据进行发送；所述第一数据串化模块用于将仲裁出的通道数据按所述第一SerDes模块发送能力进行串化；所述第一数据FIFO模块用于缓存所述第一SerDes模块输出的数据，数据先入先出，并将内部的数据数量输出给所述第一控制模块；所述第一控制模块用于根据所述第一数据FIFO模块内数据数量对所述第一SerDes模块进行流量控制，控制所述第一SerDes模块工作状态；所述第一数据解串模块用于将串化的数据恢复成TileLink总线对应通道的数据；所述第一SerDes模块，用于将并行数据串行发送，并接收来自所述接收端的串行数据后并行输出；所述第二TileLink串化解串模块包括：第二通道仲裁模块、第二数据串化模块、第二数据解串模块；所述第二Serdes控制模块包括：第二数据FIFO模块、第二控制模块、第二SerDes模块；在所述接收端，TileLink总线B、D中的若干通道连接所述第二通道仲裁模块的输入；所述第二通道仲裁模块的输出连接所述第二数据串化模块的输入；所述第二数据串化模块的输出连接所述第二SerDes模块的并行数据输入端口；所述第二SerDes模块的并行数据输出端口连接所述第二数据FIFO模块的数据输入；所述第二数据FIFO模块的数据输出连接所述第二数据解串模块的输入；所述第二数据FIFO模块的数据数量输出端口连接所述第二控制模块；所述第二控制模块连接所述第二SerDes模块的控制端口；所述第二数据解串模块的输出连接所述TileLink总线A、C、E中的若干通道；所述第二通道仲裁模块用于将TileLink总线B、D中的若干通道的数据格式进行统一后，仲裁出一路通道数据进行发送；所述第二数据串化模块用于将仲裁出的通道数据按所述第二SerDes模块发送能力进行串化；所述第二数据FIFO模块用于缓存所述第二SerDes模块输出的数据，数据先入先出，并将内部的数据数量输出给所述第二控制模块；所述第二控制模块用于根据所述第二数据FIFO模块内数据数量对所述第二SerDes模块进行流量控制，控制所述第二SerDes模块工作状态；所述第二数据解串模块用于将串化的数据恢复成TileLink总线对应通道的数据；所述第二SerDes模块，用于将并行数据串行发送，并接收来自所述发送端的串行数据后并行输出；所述第一通道仲裁模块和所述第二通道仲裁模块对统一后通道的数据进行仲裁，仲裁策略采用固定优先级仲裁。

全文数据：

权利要求：

百度查询： 江南大学 基于TileLink的芯片互联电路及数据传输方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD