申请/专利权人：桂林电子科技大学

申请日：2019-01-17

公开（公告）日：2019-06-14

公开（公告）号：CN109885518A

主分类号：G06F13/40(2006.01)I

分类号：G06F13/40(2006.01)I;G06F15/78(2006.01)I;G06F11/267(2006.01)I

优先权：

专利状态码：有效-授权

法律状态：2020.09.18#授权;2019.07.09#实质审查的生效;2019.06.14#公开

摘要：本发明提出一种边界扫描结构与IEEE 1500 Wrapper转换接口，包括WSC接口控制逻辑模块、交换逻辑模块和串并转换逻辑模块，所述WSC接口控制模块，连接于Wrapper与边界扫描结构之间，用于Wrapper的测试控制；所述交换逻辑模块，连接于Wrapper与边界扫描结构之间，用于边界扫描链路和Wrapper的数据交换；所述串并转换逻辑模块，连接于交换逻辑模块与Wrapper之间，用于交换逻辑模块与Wrapper接口的数据交换。本发明结合了NoC边界扫描测试系统中兼容IEEE 1500 Wrapper两大测试机制的技术优势在NoC系统中的联合应用,实现了边界扫描结构对IEEE 1500 Wrapper的控制机制以及两者之间的数据交换机制，且边界扫描结构可串行测试、并行测试两种工作模式下的Wrapper进行数据交换。

主权项：1.一种边界扫描结构与IEEE 1500Wrapper转换接口，其特征在于，包括WSC接口控制逻辑模块、交换逻辑模块和串并转换逻辑模块，所述WSC接口控制模块，连接于Wrapper与边界扫描结构之间，用于Wrapper的测试控制；所述交换逻辑模块，连接于Wrapper与边界扫描结构之间，用于边界扫描链路和Wrapper的数据交换；所述串并转换逻辑模块，连接于交换逻辑模块与Wrapper之间，用于交换逻辑模块与Wrapper接口的数据交换。

全文数据：一种边界扫描结构与IEEE1500Wrapper转换接口技术领域本发明涉及一种转换接口，具体涉及一种边界扫描结构与IEEE1500Wrapper转换接口。背景技术NoC片上网络是借鉴计算机网络技术设计的片上网络芯片，路由节点组成的通讯架构实现数据的路由和分组交换，而资源节点通过与路由节点的一对一通信实现各种不同功能的资源节点在通讯架构中的交互通信，NoC系统由此实现各项复杂功能。分布式的网络体系结构和集成电路复用技术使得NoC在面对功能需求增多时，通过增大NoC系统规模即可集成更多的资源节点，但伴随着系统规模的增大，如何应对可能出现的故障导致的测试需要成为NoC进一步发展亟待解决的问题。同时，随着集成电路设计和制造技术的不断进步，NoC的片上集成度越来越提高，这就对其测试提出了更高程度的要求，需要采用合理的测试策略及测试体系结构来对NoC进行测试以节省测试开销，因此，研究NoC的测试问题具有非常重要的意义。将边界扫描技术引入到NoC领域，对路由节点、资源节点设计嵌入边界扫描链路，可为NoC系统构建基于边界扫描的测试方案。NoC系统的显著特点是规模巨大的网络结构通过数量庞大的互连线实现数据的路由通信，因此，将边界扫描测试技术应用到NoC系统中，可充分发挥其在互连线测试方面的技术优势。但完全基于边界扫描链路和TAP测试访问端口接口而不考虑系统规模的边界扫描架构不足以有效地访问复杂系统中的部件。伴随着NoC规模的增大，内部集成的资源节点数量增多，实现特定功能的资源节点需预先被设计出来并通过设计验证，由此设计既定功能的资源节点符合IPIntellectualProperty核的设计思想，NoC的开发正是通过选用已得到验证的IP核构建资源节点，简化了设计流程，避免了诸多的底层电路的设计，但通过设计验证的资源节点IP核并不能保证在NoC系统中集成后能够通过测试，尤其是种类繁多的资源节点往往需要大量的测试矢量，单纯基于边界扫描链路进行测试将导致测试时间过长。为解决集成电路中内嵌IP核的测试问题，IEEE标准化委员会于2005年正式推出了IEEEStd1500测试标准。标准中定义的测试Wrapper硬件结构提供了标准化可扩展的测试机制，在需要大数据量的资源节点测试方面更具有技术优势，且Wrapper测试接口信号的控制相比边界扫描JTAG接口信号具有更大的灵活性和可塑性。但如何在NoC系统中同时兼容边界扫描测试结构和IEEE1500Wrapper，并实现两者之间的数据交换机制，是实现两大测试机制的技术优势在NoC系统中联合应用的技术难题。发明内容鉴于以上所述现有技术的缺点，本发明的目的在于提供一种边界扫描结构与IEEE1500Wrapper转换接口。为实现上述目的及其他相关目的，本发明提供一种边界扫描结构与IEEE1500Wrapper转换接口，包括WSC接口控制逻辑模块、交换逻辑模块和串并转换逻辑模块，所述WSC接口控制模块，连接于Wrapper与边界扫描结构之间，用于Wrapper的测试控制；所述交换逻辑模块，连接于Wrapper与边界扫描结构之间，用于边界扫描链路和Wrapper的数据交换；所述串并转换逻辑模块，连接于交换逻辑模块与Wrapper之间，用于交换逻辑模块与Wrapper接口的数据交换。可选地，所述边界扫描结构包括TAP控制器，所述WSC接口控制模块在所述TAP控制的状态信号控制下生成WSC接口状态信号，所述WSC接口状态信号包括WRSTN、SelectWIR、ShiftWR、UpdateWR、CaptureWR、TransferDR、WRCK，所述WSC接口状态信号WRSTN、SelectWIR、ShiftWR、UpdateWR、CaptureWR、TransferDR、WRCK分别用于Wrapper复位、WIR选通、并行指令数据移位、并行指令数据更新、并行指令数据捕获、并行数据交换、并行工作时钟的基本测试操作。可选地，所述边界扫描结构的指令寄存器BIR生成串行测试转换指令S_TICM和并行测试转换指令P_TICM；所述交换逻辑模块包括串行测试模式和并行测试模式。当所述串行测试转换指令S_TICM有效时，交换逻辑则选通串行测试模式；当所述并行测试转换指令P_TICM有效时，交换逻辑则选通并行测试模式。可选地，所述串并转换逻辑模块包括WPI接口和WPO接口；所述串并转换逻辑模块将并口数据输入移入的测试矢量数据并行化处理后经Wrapper的WIP接口传输至Wrapper，所述串并转换逻辑模块将经Warrap的WPO接口输出的测试响应数据串行化处理后由并口数据输出移位输出。如上所述，本发明的一种边界扫描结构与IEEE1500Wrapper转换接口，具有以下有益效果：本发明结合了NoC边界扫描测试系统中兼容IEEE1500Wrapper两大测试机制的技术优势在NoC系统中的联合应用,实现了边界扫描结构对IEEE1500Wrapper的控制机制以及两者之间的数据交换机制，且边界扫描结构可串行测试、并行测试两种工作模式下的Wrapper进行数据交换，其中测试转换接口的“WSC接口控制逻辑模块”实现了对Wrapper的控制；“交换逻辑模块”能够满足串、并行测试模式的指令和数据的交换需要；“串并转换逻辑模块”能够解决边界扫描链和Wrapper并行测试接口WPIWPO的串转并、并转串问题。附图说明为了进一步阐述本发明所描述的内容，下面结合附图对本发明的具体实施方式作进一步详细的说明。应当理解，这些附图仅作为典型示例，而不应看作是对本发明的范围的限定。图1为本发明实施例所述的边界扫描结构与IEEE1500Wrapper转换接口的示意图；图2为本发明实施例所述的边界扫描结构与IEEE1500Wrapper转换接口在串行模式下的资源节点测试的效果图；图3为本发明实施例所述的边界扫描结构与IEEE1500Wrapper转换接口在并行模式下的测试矢量数据的并行化处理的效果图；图4为本发明实施例所述的边界扫描结构与IEEE1500Wrapper转换接口在串行模式下的测试响应数据的串行化处理的效果图。具体实施方式以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。如图1所示，本发明提供一种边界扫描结构与IEEE1500Wrapper转换接口，包括WSC接口控制逻辑模块、交换逻辑模块和串并转换逻辑模块，所述WSC接口控制模块，连接于Wrapper与边界扫描结构之间，用于Wrapper的测试控制；所述交换逻辑模块，连接于Wrapper与边界扫描结构之间，用于边界扫描链路和Wrapper的数据交换；所述串并转换逻辑模块，连接于交换逻辑模块与Wrapper之间，用于交换逻辑模块与Wrapper接口的数据交换。其中TDI、TDO、TMS、TCK、TRST为JTAG边界扫描测试信号，边界扫描结构包括指令寄存器BIR、数据寄存器BSR、旁路寄存器BBY和识别码寄存器BID，IEEE1500Wrapper包括边界寄存器WBR、指令寄存器WIR和旁路寄存器WBY，TAP为边界扫描结构控制器，BS_TDO为串行测试输出，WSI、WSO为串行输入、输出接口，WPI、WPO为并行输入、输出接口。所述边界扫描结构包括TAP控制器，所述WSC接口控制模块在所述TAP控制的状态信号控制下生成WSC接口状态信号，所述WSC接口状态信号包括WRSTN、SelectWIR、ShiftWR、UpdateWR、CaptureWR、TransferDR、WRCK，所述WSC接口状态信号WRSTN、SelectWIR、ShiftWR、UpdateWR、CaptureWR、TransferDR、WRCK分别用于Wrapper复位、WIR选通、并行指令数据移位、并行指令数据更新、并行指令数据捕获、并行数据交换、并行工作时钟的基本测试操作。具体地，在边界扫描测试标准和IEEE1500标准的基础上，根据WSC接口信号和TAP控制器状态信号，结合JTAG接口信号设计WSC接口信号的生成方法。通过TAP控制器状态信号分别生成WSC接口状态信号WRSTN、SelectWIR、ShiftWR、UpdateWR、CaptureWR、TransferDR、WRCK，接口状态信号WRSTN、SelectWIR、ShiftWR、UpdateWR、CaptureWR、TransferDR、WRCK分别用于Wrapper复位、WIR指令寄存器选通、并行指令数据移位、并行指令数据更新、并行指令数据捕获、并行数据交换、并行工作时钟的基本测试操作。1WRSTN信号WRSTN信号用于Wrapper的复位操作，和JTAG接口中的TRST复位同为异步低电平有效，因此设计WRSTN信号由TRST信号直接生成。2SelectWIR信号SelectWIR信号用于控制选择WIR连接于WSI-WSO之间，或者选择WBR、WBY连接于WSI-WSO之间，WIR具有指令并行捕获、指令更新操作功能。为保证信号稳定传输加入Exit1_IR状态信号，其作用是在TAP控制器从Capture_IR、Shift_IR状态经Exit1_IR状态向Update_IR状态切换时保证SelectWIR信号的持续有效性。3ShiftWR信号ShiftWR信号有效时，由WRCK时钟控制矢量或数据在WSI-WSO之间的串行移位。TAP控制器的Shift_IR或Shift_DR状态在TCK上升沿有效后，TCK的下降沿触发ShiftWR信号有效，因为Shift_IR和Shift_DR状态是稳定状态，Wrapper可在此后的上升沿触发指令或数据移位操作。TAP控制器切换到下一状态后的下降沿触发ShiftWR信号无效。4UpdateWR信号UpdateWR信号用于WIR更新操作时，用于WBR中数据向CFO更新输出操作。因为UpdateWR信号有效时，Wrapper需要在时钟下降沿执行更新操作，而TAP控制器的Update_IR和Update_DR是非稳定状态，在时钟上升沿触发有效，在下一时钟上升沿触发失效，所以UpdateWR信号的生成设计为组合逻辑，以使TAP控制器的Update_IR或Update_DR在时钟上升沿有效时同步触发UpdateWR有效，在时钟下降沿即可执行更新操作，在下一时钟上升沿触发Update_IR或Update_DR失效进入后续状态时，UpdateWR信号失效。5CaptureWR信号CaptureWR信号用于WBR捕获CFI端的信号时，用于WIR并行捕获WIR_PI端的指令码。其Capture_DR、Capture_IR是非稳定状态，在TCK上升沿Capture_DR或Capture_IR有效后，下降沿触发CaptureWR有效，在紧接着的TCK上升沿Wrapper执行捕获操作，Capture_DR、Capture_IR失效，在TCK下降沿触发CaptureWR失效。6TransferDR信号TransferDR信号用于WBR内两位存储单元的数据交换，根据TAP控制器状态信号的使用情况和状态流转顺序，使用Pause_DR状态生成TransferDR信号。Pause_DR是稳定状态，在TransferDR信号有效期间的每个TCK上升沿，WBR内的两位存储单元发生数据交换。7WRCK信号WRCK信号是Wrapper工作时钟，TAP控制器Shift_IR、Update_IR、Capture_IR、Shift_DR、Update_DR、Capture_DR状态信号至少有一个状态有效，并且P_TICM和S_TICM状态其中一个有效时，WRCK信号为JTAG接口时钟信号TCK。于一实施例中，所述边界扫描结构的指令寄存器BIR生成串行测试转换指令S_TICM和并行测试转换指令P_TICM；所述交换逻辑模块包括串行测试模式和并行测试模式。当所述串行测试转换指令S_TICM有效时，交换逻辑则选通串行测试模式；当所述并行测试转换指令P_TICM有效时，交换逻辑则选通并行测试模式。交换逻辑模块的作用是在边界扫描结构和IEEE1500Wrapper之间交换数据，交换的三种路径如表1所示。为使得交换逻辑按照测试要求选择交换路径，边界扫描结构的指令寄存器BIR增加两条指令：串行测试转换指令S_TICM、并行测试转换指令P_TICM，在S_TICM指令、P_TICM指令均为有效时，交换逻辑选通第一条交换路径，Wrapper将得不到边界扫描结构的链路信号；在S_TICM指令有效时，选通第二条交换路径，Wrapper工作于串行测试模式；在P_TICM指令有效时，选通第三条路径，Wrapper工作于并行测试模式。边界扫描结构需要先后将Wrapper指令码和测试矢量数据通过交换逻辑传递到Wrapper中，而SelectWIR有效时，WIR获取指令码的方式有两个：1在ShiftWR信号有效时，通过WSI端口串行移入；2在CaptureWR信号有效时，通过WIR_PI并行捕获。所以，边界扫描指令寄存器BIR中S_TICM指令有效时，指令码和测试矢量数据均通过WSI接口移入，P_TICM指令有效时，测试矢量数据通过WPI端口并行移入，Wrapper指令码则需要通过WSI串行移入或者WIR_PI并行捕获。表1交换逻辑的交换路径WIR通过WIR_PI并行捕获Wrapper指令码需要SelectWIR、CaptureWR信号同时有效，WIR执行指令更新需要SelectWIR、UpdateWR信号同时有效。在TAP控制器的CaptureIR状态信号有效时，Wrapper可执行WIR捕获指令码操作，UpdateIR状态信号有效时Wrapper方可执行WIR指令更新操作。但按照边界扫描结构的设计规则，在CaptureIR状态信号下，边界扫描指令寄存器BIR捕获特定的固定值，致使UpdateIR状态信号有效WIR执行更新的同时，BIR同样发生了指令更新，这将导致P_TICM指令的失效。所以，在P_TICM指令有效时，通过WIR_PI并行捕获指令码的方式并不可行，本发明设计实现P_TICM指令有效时，Wrapper指令码通过WSI串行移入WIR，测试矢量数据通过WPI并行移入WBR。于一实施例中，所述串并转换逻辑模块包括WPI接口和WPO接口；所述串并转换逻辑模块将并口数据输入移入的测试矢量数据并行化处理后经Wrapper的WIP接口传输至Wrapper，所述串并转换逻辑模块将经Warrap的WPO接口输出的测试响应数据串行化处理后由并口数据输出移位输出。具体地，串并转换逻辑完成的任务有两个：1将P_TICM_data_i并口数据输入移入的测试矢量数据并行化处理后传导到WPI[2:0]接口；2将WPO[2:0]输出的测试响应数据串行化处理后从P_TICM_data_o并口数据输出移位输出。本发明对测试矢量数据并行化处理的思想是将Wrapper中输入端WBR分段链WPI2、WPI1、WPI0的长度分别定义为Length_WPI2、Length_WPI1、Length_WPI0。在串并转换逻辑接口P_TICM_data_i端依次移入WPI2、WPI1、WPI0的测试矢量数据，移位完成后即实现测试矢量数据并行化处理，再将各组测试矢量数据分别通过WPI[2]、WPI[1]、WPI[0]进入到Wrapper输入端WBR分段链中。在本实施例中，Wrapper在执行完并行测试指令后，对Wrapper输出端WBR分段链中的测试响应数据串行化处理。先将分段响应数据分别从WPO[2]、WPO[1]、WPO[0]并行移入WPO2、WPO1、WPO0移位寄存器，接着选择器将WPO2、WPO1、WPO0移位寄存器中有效数据部分连接成测试响应数据串，最后以串行方式经P_TICM_data_o移出，实现了WPO[2]、WPO[1]、WPO[0]输出的并行响应数据的串行化处理。当Wrapper以串行模式测试资源节点时，通过边界扫描结构的TAP控制器中的Shift_IR指令移位、Update_IR指令更新、Shift_DR数据移位、Update_DR数据更新、Capture_DR数据捕获的状态信号，控制串行测试转换指令S_TICM的移入与更新、测试矢量的移入与更新、捕捉测试响应、响应串行移出。当BIR中的串行测试转换指令S_TICM有效时，交换逻辑则选通串行测试模式，即交换逻辑的交换路径为BS_TDO→“交换逻辑”→WSI、WSO→“交换逻辑”→TDO，形成边界扫描链路BS_TDOTDO信号和WrapperWSIWSO的数据交换。当Wrapper以并行模式测试资源节点时，通过边界扫描结构TAP控制器Shift_IR、Update_IR、Shift_DR、Update_DR、Capture_DR的状态信号，控制BIR中并行测试转换指令P_TICM的移入与更新、生成WSC接口控制逻辑，测试矢量移位并进入串并转换逻辑处理由WPI接口送到WBR边界寄存器、更新测试矢量并送入测试资源节点、捕捉测试响应、测试响应进行并串转换并由串行接口移出。当BIR中的并行测试转换指令P_TICM有效时，交换逻辑则选通并行测试模式，即交换逻辑的交换路径为BS_TDO→“交换逻辑”→“串并转换逻辑”→WPI、WPO→“串并转换逻辑”→“交换逻辑”→TDO。通过以上两种测试方法该接口可同时满足边界扫描测试和IEEE1500Wrapper测试两大测试机制，解决了如何在NoC系统中同时兼容边界扫描测试结构和IEEE1500Wrapper，并实现两者之间的数据交换机制，是实现两大测试机制的技术优势在NoC系统中联合应用的技术问题。在NoC边界扫描测试系统中，通过边界扫描结构和IEEE1500Wrapper的转换接口，可实现在JTAG口的控制下对IEEE1500资源节点内自建的基准时序电路S344的测试。测试效果图如图2～4所示。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

权利要求：1.一种边界扫描结构与IEEE1500Wrapper转换接口，其特征在于，包括WSC接口控制逻辑模块、交换逻辑模块和串并转换逻辑模块，所述WSC接口控制模块，连接于Wrapper与边界扫描结构之间，用于Wrapper的测试控制；所述交换逻辑模块，连接于Wrapper与边界扫描结构之间，用于边界扫描链路和Wrapper的数据交换；所述串并转换逻辑模块，连接于交换逻辑模块与Wrapper之间，用于交换逻辑模块与Wrapper接口的数据交换。2.根据权利要求1所述的一种边界扫描结构与IEEE1500Wrapper转换接口，其特征在于，所述边界扫描结构包括TAP控制器，所述WSC接口控制模块在所述TAP控制的状态信号控制下生成WSC接口状态信号，所述WSC接口状态信号包括WRSTN、SelectWIR、ShiftWR、UpdateWR、CaptureWR、TransferDR、WRCK，所述WSC接口状态信号WRSTN、SelectWIR、ShiftWR、UpdateWR、CaptureWR、TransferDR、WRCK分别用于Wrapper复位、WIR选通、并行指令数据移位、并行指令数据更新、并行指令数据捕获、并行数据交换、并行工作时钟的基本测试操作。3.根据权利要求2所述的一种边界扫描结构与IEEE1500Wrapper转换接口，其特征在于，所述边界扫描结构的指令寄存器BIR生成串行测试转换指令S_TICM和并行测试转换指令P_TICM；所述交换逻辑模块包括串行测试模式和并行测试模式。当所述串行测试转换指令S_TICM有效时，交换逻辑则选通串行测试模式；当所述并行测试转换指令P_TICM有效时，交换逻辑则选通并行测试模式。4.根据权利要求3所述的一种边界扫描结构与IEEE1500Wrapper转换接口，其特征在于，所述串并转换逻辑模块包括WPI接口和WPO接口；所述串并转换逻辑模块将并口数据输入移入的测试矢量数据并行化处理后经Wrapper的WIP接口传输至Wrapper，所述串并转换逻辑模块将经Warrap的WPO接口输出的测试响应数据串行化处理后由并口数据输出移位输出。

百度查询： 桂林电子科技大学 一种边界扫描结构与IEEE 1500 Wrapper转换接口

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD