申请/专利权人:东芝存储器株式会社
申请日:2019-07-26
公开(公告)日:2020-09-15
公开(公告)号:CN111668227A
主分类号:H01L27/11548(20170101)
分类号:H01L27/11548(20170101);H01L27/11551(20170101);H01L23/538(20060101);H01L21/768(20060101)
优先权:["20190305 JP 2019-040044"]
专利状态码:有效-授权
法律状态:2023.05.12#授权;2020.10.13#实质审查的生效;2020.09.15#公开
摘要:实施方式提供一种能够实现高集成化及高速化的半导体装置。实施方式的半导体装置具备:衬底;第1绝缘层及第2绝缘层,在与衬底的表面交叉的第1方向上与衬底并排;空隙层,设置在第1绝缘层及第2绝缘层之间;以及第1接点电极及第2接点电极,在第1方向上延伸并在与第1方向交叉的第2方向上排列。第1接点电极及第2接点电极分别具备:第1方向的一端部;第1方向的另一端部;以及第1部分,设置在一端部与另一端部之间且第2方向上的宽度大于一端部的第2方向上的宽度及另一端部的第2方向上的宽度。第1接点电极的第1部分及第2接点电极的第1部分设置在空隙层。
主权项:1.一种半导体装置,具备:衬底;第1绝缘层及第2绝缘层,在与所述衬底的表面交叉的第1方向上与所述衬底并排;空隙层,设置在所述第1绝缘层与所述第2绝缘层之间;以及第1接点电极及第2接点电极,在所述第1方向上延伸并在与所述第1方向交叉的第2方向上排列;且所述第1接点电极及所述第2接点电极分别具备:所述第1方向的一端部;所述第1方向的另一端部;以及第1部分,设置在所述一端部与所述另一端部之间,且所述第2方向上的宽度大于所述一端部的所述第2方向上的宽度及所述另一端部的所述第2方向上的宽度;所述第1接点电极的第1部分及所述第2接点电极的第1部分设置在所述空隙层。
全文数据:
权利要求:
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。