申请/专利权人：爱信艾达株式会社

申请日：2016-03-24

公开（公告）日：2020-10-23

公开（公告）号：CN107408066B

主分类号：G06F11/00(20060101)

分类号：G06F11/00(20060101);H03M5/14(20060101);H04L25/49(20060101)

优先权：["20150325 JP 2015-063178"]

专利状态码：失效-未缴年费专利权终止

法律状态：2024.04.02#未缴年费专利权终止;2020.10.23#授权;2017.12.22#实质审查的生效;2017.11.28#公开

摘要：抑制向存储器传送数据时产生的噪声。存储器控制器C具有：写入部6，向存储器写入传输数据，读取部7，从存储器读取数据。写入部6具有置换单元6b，当构成在信号线DL传输的数据的位串的“1”和“0”的排列图案是被设定为置换对象的对象图案的情况下，在写入存储器之前，该置换单元6b将该位串置换为噪声被抑制的置换位串。读取部7具有还原单元7b，该还原单元7b将从存储器读取的置换位串还原为初始位串。

主权项：1.一种存储器控制器，具有：写入部，指定存储器的地址并经由信号线向存储器写入数据，读取部，指定所述存储器的地址并经由所述信号线从所述存储器读取数据；所述写入部具有置换单元，在经由所述信号线被写入所述存储器的传输数据的位串的“1”和“0”的排列是被设定为置换对象的对象图案的情况下，在写入所述存储器之前，该置换单元将所述对象图案的初始位串置换为“1”和“0”的排列变为与所述对象图案不同的置换后图案的置换位串，所述读取部具有还原单元，该还原单元将从所述存储器读取的数据的所述置换位串还原为所述初始位串，所述置换单元具有：图案判定模块，判定所述传输数据的位串的“1”和“0”的排列是否为所述对象图案，置换模块，在通过所述图案判定模块判定为是所述对象图案的情况下，该置换模块将所述初始位串置换为所述置换位串，存储模块，在利用所述置换模块进行了置换的情况下，该存储模块将所述对象图案和用于确定写入所述置换位串的所述存储器的地址的地址数据相关联地存储；所述还原单元具有：确定模块，基于所述地址数据，确定从所述存储器读取的数据中所包含的所述置换位串，还原模块，基于与所述地址数据相关联的所述对象图案，将所述置换位串还原为置换前的所述初始位串。

全文数据：存储器控制器技术领域[0001]本发明涉及经由信号线对存储器进行数据传输的存储器控制器。背景技术[0002]作为上述的技术，例如，在下面的专利文献1中公开了如下技术，利用编码电路将信号线在对比文件中为数据总线）的各位bit变换为两位以上的传送数据，并向数据总线送出，通过利用还原电路将在数据总线传送的传送数据还原为初始的数据，来降低总线噪声。[0003]在该专利文献1的技术中，通过避免传送数据的多个位同时从“1”或“0”的状态向“〇”或“1”的状态变化那样的极端的变化，来防止对于电源、接地电位的噪声的产生。[0004]但是，在考虑存储器控制器与存储器之间的数据总线时，在数据总线传送的数据由“1”和“0”的组合而成，因此，难以抑制因例如“1”和“0”交替地传输的情况等信号变化在恒定周期内反复产生所引起的特定频率的噪声的产生。[0005]另外，在专利文献1的技术中，为了应对从存储器控制器对存储器的写入和读取这双方，存储器控制器和存储器均需要用于生成传送数据的编码电路和用于将传送数据还原为初始的数据的还原电路。而且，在专利文献1的技术中，需要信号变化的两倍以上的频率的时钟信号，因此，存储器控制器和存储器均需要具有专用的时钟生成电路。另外，由于存储器控制器和存储器都具有编码电路和还原电路，因此，存储器控制器和存储器都需要关于编码和解码这双方软件设定，这些软件设定的过程不得不变多。由此可知，在专利文献1的技术中，存在如下问题，S卩，不仅存储器控制器和存储器双方的成本上升，还需要确保在这些双方配置编码电路和解码电路的电路基板的空间。[0006]另外，为了抑制噪声的影响，进行在电路基板上设置金属性的屏蔽层或变更电路设计等对策，但这样的对策成为成本上升的主要原因，并且变更不容易，因此，存在难以根据各种各样的使用环境、噪声主要原因灵活地采取对策的问题。[0007]现有技术文献[0008]专利文献[0009]专利文献1:日本特开平11-68860号公报发明内容[0010]发明要解决的问题[0011]因此，要求在经由信号线对存储器进行数据传输的结构中能够有效地抑制在信号线产生的噪声的技术。[0012]解决问题的手段[0013]鉴于上述的存储器控制器的特征在于，具有:写入部，指定存储器的地址并经由信号线向存储器写入数据;读取部，指定所述存储器的地址并经由所述信号线从所述存储器读取数据，[0014]所述写入部具有置换单元，在经由所述信号线被与人所还^储益的传相'」数聒的位串的“1”和“0，，的排列是被设定为置换对象的对象图案的情况下，在写入所述存储器之前，该置换单元将所述对象图案的初始位串置换为“1”和“〇”的排列变为与所述对象图案不同的置换后图案的置换位串，、[0015]所述读取部具有还原单元，该还原单元将从所述存储器读取的数据的所述置换位串还原为所述初始位串。^[0016]根据该结构，通过合适地设定对象图案及置换后图案，能够将产生成为问题的噪声的位串的图案置换为其他图案，因此，在向存储器写入数据的情况和从存储器读取数据的情况这两种情况下，能够降低在信号线产生的噪声。[0017]另外，此时，通过只在软件上变更对象图案及置换后图案的设定，就能够降低各种各样的频率的噪声。因此，例如，与设置覆盖信号线的屏蔽层或通过电路设计进行噪声对策的情况相比，能够容易地变更降低对象的噪声频率。因此，能够根据存储器及存储器控制器的使用环境来灵活地实施噪声对策。[0018]而且，根据该结构，可以仅仅使存储器控制器具有置换单元的功能和还原单元的功能即可，存储器能够使用一般的存储器。软件设定也只利用存储器控制器的设定即可，因此，能够简化软件设定过程。附图说明[0019]图1是表示存储器控制器与存储器之间的关系的电路框图。[0020]图2是表示存储器控制器的结构的电路框图。[0021]图3是示意性地表示初始位串与置换位串的图。[0022]图4是表示多个位串的图。[0023]图5是写入处理的流程图。[0024]图6是读取处理的流程图。[0025]图7是示意性地表示出现频率表的数据结构的图。[0026]图8是表示各个频率的位串图案的出现频率的一个例子的图表。[0027]图9是示意性地表示图案确定信息的数据结构的图。[0028]图10是表示噪声分析装置的结构的电路框图。[0029]图11是分析处理的流程图。具体实施方式[0030]下面，基于附图说明本发明的实施方式。[0031]1.实施方式[0032]基本结构）[0033]基于附图说明存储器控制器c的实施方式。图i中示出了对存储器M进行数据的读写的存储器控制器C。该存储器M和存储器控制器C并不限定于个人计算机，也将音响设备、车载导航设备、便携式通信设备等所具有的构件作为对象。[0034]存储器M假定为经由I6位的数据总线D数据传输通道的一个例子能够读写突发模式的数据的DRAMDynamicRandomAccessMemory:动态随机存储器）。即，就存储器M而言，能够使用不具有特别的功能的一般的存储器。在存储器M与存储器控制器C之间具有命令地址线1。数据总线D是将多条（16条信号线DL并列配置的构件。此外，数据总线D并不限定于16位，也可以是16位以上或小于16位。[0035]另外，数据总线D具有成为8位的总线的第一传输通道DG1和第二传输通道DG2并列的结构，存储器控制器C能够独立地管理上述的第一传输通道DG1和第二传输通道DG2。[0036]在构成数据总线D数据传输通道的多条信号线DL中，由于与数据传输的基准时钟同步地传输数据，例如，如图3中的“初始位串”所示，在数据是“1”和“〇”交替地连续的位串的情况下，产生与基准时钟同步的频率的噪声。另外，例如，如图4a所示，在数据是“1”和“0”每两个交替地连续的位串的情况下，产生基准时钟的一半的频率的噪声。此外，被传输的位串的具体例子除了上述以外，也能够出现例如图4中的b、（c那样的例子的各种各样的图案的位串。由于噪声为电磁波，因此，也可能会产生使周围的电路产生意外的信号等的问题。在根据上述那样的位串的图案产生的各个频率的噪声中，出现频率高的位串的图案可能会产生更多的噪声。另外，即使在出现频率不高的情况下，因周围的电路的结构等，特定频率的噪声也可能容易产生问题。[0037]基于这样的理由，例如，如图3所示，存储器控制器C具有如下功能，即，在“初始位串”为产生特定频率的噪声的位串的情况下，变换为图3所示的“置换位串”那样的成为其他频率的位串。此外，在图3所示的例子中，将产生与基准时钟相同频率的噪声的“1”和“0”交替地连续的“初始位串”置换为产生基准时钟的13的频率的噪声的“1”和“〇”每三个交替地连续的“置换位串”。由此，使在信号线DL产生的与基准时钟相同的频率的噪声降低。而且，在该存储器控制器C中，在读取被写入存储器M的置换位串的情况下，通过还原处理还原为初始的位串。[0038]在该实施方式中，将为了写入存储器M而存储器控制器C接收的传输数据的“1”和“〇”的排列的位串称为初始位串。另外，将初始位串中的设定为置换对象的“1”和“〇”的排列称为对象图案。而且，将通过置换而被设定为与对象图案不同的图案称为置换后图案，将该置换后图案的“1”和“〇”的排列称为置换位串。在图3所示的例子中，将“1”和“0”交替地连续的位串设定为对象图案，将“1”和“0”每三个交替地连续的位串称为置换后图案。[0039]由此，在数据被传输至存储器M的情况被写入的情况和数据从存储器M被传输的情况被读取的情况中的任意一种情况下，能够降低在信号线DL上传输的数据中的特定频率的噪声，即能够降低由设定为对象图案的位串产生的频率的噪声。此外，如何设定对象图案在后面进行叙述。[0040]存储器控制器）[0041]如图1所示，存储器控制器C具有:命令地址生成部5,指定数据的读写的命令和地址;写入部6，向存储器M写入传输数据;读取部7，从存储器M读取数据。[0042]该存储器控制器C与微处理器、DSP等一样，具有利用程序执行规定的处理的功能。通过利用该功能，存储器控制器C实现后述的置换处理和还原处理。即，在本实施方式中，包括进行置换处理的置换单元的写入部6的功能和包括进行还原处理的还原单元的读取部7的功能均通过存储器控制器C中的程序实现。因此，根据本实施方式的结构，存储器M使用一般的存储器，只对存储器控制器C的程序追加下面说明的写入部6和读取部7的功能，就能够实现可有效地抑制噪声的结构。[0043]如图2所示，写入部6具有数据写入单元6a和置换单元6b。在经由信号线DL要对存储器M写入的传输数据的位串的“1”和“0”的排列是被设定为置换对象的对象图案的情况下，在写入存储器M之前，置换单元6b进行将对象图案的初始位串置换为“1”和“0”的排列变为与对象图案不同的置换后图案的置换位串的处理。为此，置换单元6b具有置换模块11、图案判定模块12、出现频率表13、存储模块14、存储电路15。图案判定模块12判定传输数据的位串的“1”和“0”的排列是否为被设定的对象图案。在由图案判定模块12判定为是对象图案的情况下，置换模块11将该对象图案的初始位串置换为置换位串。在利用置换模块11进行了置换的情况下，存储模块14将对象图案和用于确定写入置换位串的存储器M的地址的地址数据相关联地存储于存储电路15。在本实施方式的存储器控制器C中，在内部具有存储电路15，但利用存储模块14存储数据的对象也可以是存储器M的一部分区域。[0044]读取部7具有数据读取单元7a和还原单元7b。还原单元7b进行将从存储器M读取的数据的置换位串还原为初始位串的处理。为此，还原单元7b由还原模块21和确定模块22构成。确定模块22基于存储于存储电路15的地址数据，确定从存储器M读取的数据中所包含的置换位串。[0045]还原模块21基于与存储于存储电路15的地址数据相关联的对象图案，将置换位串还原为置换前的初始位串。[0046]数据写入单元6a基于来自命令地址生成部5的信息，执行传输数据向存储器M的写入。此外，在图2中，为了便于理解，示出了两个命令地址生成部5,但通常情况下，该命令地址生成部5在存储器控制器C中具有一个即可。[0047]图7示出了出现频率表13的数据结构的一个例子。在图7中示出了从出现频率高的图案按图案01、图案02••…图案20的顺序存储多个对象图案的数据结构。另外，在该出现频率表13中，为了识别各个图案，将位串信息与各个图案相关联，设定基于出现频率区别多个对象图案的基准值E。该出现频率表13能够利用后述的噪声分析装置AN进行分析而得到。[0048]图8是以频率作为横轴，以出现频率作为纵轴，表示产生各个频率的噪声的位串图案的出现频率的一个例子的图表。在该例子中，产生与基准时钟相同的频率频率=n的噪声的位串图案的出现频率最高，超过了基准值E。因此，在本实施方式中，将产生与基准时钟相同的频率频率=n的噪声的单个或多个位串图案中的至少一个设定为对象图案。另外，在图8的例子中，将产生基准时钟的14的频率频率二n4的噪声的位串图案中的一个设定为置换后图案。由此，能够降低出现频率超过基准值E的基准时钟频率频率=n的噪声来代替使基准时钟的14的频率频率=n4的噪声增加，其结果，全部频率下的出现频率被抑制在基准值E以下。在此，基准值E能够设定为例如预定的各个频域的出现频率的平均值。此外，代替平均值，也可以基于最多值、中间值等其他基准来设定基准值E。另外，产生各个频率的噪声的位串图案的出现频率实质上与各个频率的噪声的大小相对应，因此，在图8的图表中，还能够将纵轴置换为噪声等级。[0049]处理方式）[0050]图5的流程图示出了利用写入部6进行写入处理的概要，图6的流程图示出了利用读取部7进行读取处理的概要。[0051]在执行写入的情况下，为了以突发模式写入存储器M，对提供给存储器控制器C的全部数据进行是否为对象图案的位串的判定。该判定在构成数据总线D的多条数据传输通道DG1、DG2中的各条数据传输通道上进行，作为判定结果，进行将对象图案的初始位串对象位串）置换为置换后图案的位串即置换位串的处理。[0052]此外，在以突发模式进行写入的情况下，优选地，对象图案的位串的位长设定为与以突发模式传输的位长相同，但也可以设定为比以突发模式传输的位长短的位串。[0053]处理方式：写入处理）[0054]在有对存储器控制器C传输传输数据而向存储器M写入的请求的情况下，执行图5的流程图所示的写入处理。在该写入处理中，获取多条数据传输通道DG1、DG2的传输数据的位串初始位串），并进行各个图案的判定。作为该判定结果，在位串为预先设定的对象图案的情况下，设定为置换对象#1〇1、#1〇2步骤）。[0055]在该处理中，置换模块11获取存储器控制器C应写入存储器M的初始的传输数据，并发送给图案判定模块12。图案判定模块12通过参照出现频率表13,进行要对多条数据传输通道DG1、DG2传输的数据的传输数据的T和“0”的排列是否为对象图案的判定。[0056]S卩，在该判定中，在传输数据的初始位串与图7所示的多个图案中从出现频率高于基准值E的图案中设定的对象图案一致的情况下，判定该初始位串为对象图案的位串。并且，置换为从出现频率低于基准值E的图案中设定的置换后图案的位串。即，在本实施方式中，将出现频率高于基准值E的图案中的至少一个设定为对象图案，将出现频率低于基准值E的图案中的至少一个设定为置换后图案。在下面，为了简化说明，以在每条数据传输通道DG1、DG2上设定一个对象图案和一个置换后图案的情况为例进行说明。在该处理中，将出现频率低于基准值E的图案设定为置换后图案，但是，取而代之，也可以以将未存储于出现频率表13的位串作为置换位串的方式设定处理方式。另外，例如，在图7所示的出现频率表13中，也可以将出现频率高于基准值E的全部图案设定为对象图案。在该情况下，在该判定中，通过比较与出现频率表13中出现频率高于基准值E的各个图案相关联的位串信息和传输数据的初始位串，进行是否与对象图案一致的判定。[0057]置换模块11基于上述那样设定的置换后图案，执行将对象图案的初始位串置换为与置换后图案相对应的置换位串的置换处理。并且，与置换相配合，存储模块14将对象图案和地址数据以相关联的状态存储于存储电路15,该地址数据用于确定置换为与该对象图案一致的置换位串写入的存储器M的地址。[0058]并且，被置换后的置换位串被写入存储器M。此外，与对象图案不同的图案的初始位串的数据直接被写入存储器M#103〜#105步骤）。[0059]在本例中，在该处理中，存储模块14从置换模块11或图案判定模块12获取由置换模块11置换的初始位串的对象图案，并从数据写入单元6a获取用于确定写入置换位串的存储器M的地址的地址数据。在获取之后，将上述对象图案和地址数据以相关联的状态写入存储电路15。[0060]地址数据一般是将写入置换位串的存储器M内的区域的起始地址和位长的数据组合而成。另一方面，作为其他例子，优选将在未利用置换模块11进行置换处理的初始位串的状态下与置换后图案相同的图案的位串作为存储地址的对象的位串，将用于确定写入该对象的位串的存储器M的地址的数据作为地址数据。如上所述，对象图案被设定为出现频率高的图案，置换后图案被设定为出现频率低的图案的情况较多。在这样的情况下，就与对象图案一致的位串的出现次数和在初始位串的状态下与置换后图案相同的图案的位串的出现次数而言，后者更少的可能性高。因此，将在初始位串的状态下与置换后图案相同的图案的位串的地址作为地址信息的方法，相比于将与对象图案一致的位串的地址作为地址信息的情况，能够降低需要存储于存储电路15的地址信息的数量即数据量。[0061]如本实施方式所述，在具有多条数据传输通道DG1、DG2的情况下，优选地，针对上述多条数据传输通道DG1、DG2中的各条数据传输通道设定相互不同的置换后图案。在该情况下，优选地，将置换后图案设定为:在多条数据传输通道DG1、DG2中的各条上传输的置换后位串的开关频率变为相互不同的开关频率。由此，能够抑制通过利用置换单元6b进行的置换处理而特定频率的噪声增加。因此，在本实施方式中，置换单元6b在第一传输通道DG1和第二传输通道DG2设定不同的置换后图案，以使经由第一传输通道DG1传输的置换位串的“1”和“0”的排列所产生的开关频率与经由第二传输通道DG2传输的置换位串的“1”和“〇”的排列所产生的开关频率不同。例如，若将第一传输通道DG1的置换后图案作为图4⑹所示的位串的图案，将第二传输通道DG2的置换后图案作为图4c所示的位串的图案，则由第一传输通道DG1的置换后位串所产生的开关频率变为基准时钟的14的频率，由第二传输通道DG2的置换后位串产生的开关频率变为基准时钟的18的频率。在该情况下，关于第一传输通道DG1的对象图案和关于第二传输通道DG2的对象图案可以相同，也可以不同。此外，在数据传输通道为三条以上的情况下，优选以在各个数据传输通道上传输的置换位串的开关频率变为相互不同的频率的方式进行设定，但并不妨碍关于一部分数据传输通道的置换位串的开关频率变为相同。[0062]另外，优选地，将置换后图案设定为:在多条数据传输通道DG1、DG2中的各条上传输的置换后位串的“1”和“0”的边界的定时相互不同。由此，能够抑制在利用置换单元6b进行置换处理后，因在多条数据传输通道DG1、DG2中的置换后位串的“1”和“0”的边界的定时变为相同导致在该定时噪声增加。因此，在本实施方式中，置换单元6b在第一传输通道DG1和第二传输通道DG2设定不同的置换后图案，以使经由第一传输通道DG1传输的置换位串的“1”和“0”的边界的定时和经由第二传输通道DG2传输的置换位串的T’和“0”的边界的定时不同。例如，若将第一传输通道DG1的置换后图案作为图4d所示的位串的图案，将第二传输通道DG2的置换后图案作为图4e所示的位串的图案，则就第一传输通道DG1的置换后位串和第二传输通道DG2的置换后位串而言，“1”和“0”的边界的定时相互不同，并且开关频率也相互不同。另外，例如，若将第一传输通道DG1的置换后图案作为图4c所示的位串的图案，将第二传输通道DG2的置换后图案作为图4e所示的位串的图案，则就第一传输通道DG1的置换后位串和第二传输通道DG2的置换后位串而言，开关频率相同，但“1”和“0”的边界的定时相互不同。在该情况下，关于第一传输通道DG1的对象图案和关于第二传输通道DG2的对象图案可以相同，也可以不同。此外，在数据传输通道为三条以上的情况下，优选以在各条数据传输通道上传输的置换位串的“1”和“0”的边界的定时相互不同的方式进行设定，但并不妨碍关于一部分数据传输通道的置换位串的“1”和“0”的边界的定时相同。[0063]无论是哪种情况，置换单元6b都对对应的每条数据传输通道DG1、DG2执行将对象图案的初始位串置换为置换后图案的置换位串的置换处理。[0064]处理方式:读取处理）[0065]如图6所示，在读取处理中，在从指定的地址区域指定地址区域读取了数据的情况下，进行指定地址区域是否符合由存储于存储电路15的地址数据所确定的地址的判定#201、#202步骤）。[0066]在该处理中，在存储器控制器C有读取的请求，数据读取单元7a从存储器M读取了数据的情况下，由数据读取单元7a读取的数据提供给还原模块21。与之相配合，数据读取单元7a向确定模块22提供指定地址的信息，确定模块22与由存储于存储电路15的地址数据所确定的地址进行比较。在该比较中，进行指定地址是否符合由存储于存储电路15的地址数据所确定的地址的判定。[0067]在判定为指定地址符合由存储于存储电路15的地址数据所确定的地址的情况下，确定模块22将从存储器M读取的数据中的由对应的地址数据所确定的地址的信息和与该地址数据相关联的对象图案的信息提供给还原模块21。由此，还原模块21对从存储器M读取的数据进行还原处理，并向请求源传送被还原的数据。另外，在不需要还原的情况下，将获取的数据直接传输#203〜#206步骤）。[0068]在此，说明了关于一条数据传输通道的读取处理的方式，但理所当然，如本实施方式所示，在具有多条数据传输通道DG1、DG2的情况下，针对该多条数据传输通道DG1、DG2中的各条数据传输通道进行该读取处理。[0069]出现频率表的设定）[0070]出现频率表13用于判定经由信号线DL向存储器M传送的传送数据的“1”和“0”的位串是否包含于预定的多个对象图案中的任一个，以及在包含于预定的多个对象图案中的任一个的情况下判定是哪一个对象图案。该出现频率表13具有存储了出现频率高的图案和出现频率低的图案的数据结构。[0071]该出现频率基于由图10所示的噪声分析装置AN预先获取的出现频率信息进行设定。如上所述，存储器控制器C与微处理器、DSP等一样，实现基于程序的处理。通过利用该结构设定存储器控制器C的程序，构成图1〇所示的噪声分析装置AN。在该噪声分析装置AN中，连接有专用的计算机等，输出的出现频率信息由专用的计算机等获取，并被存储于出现频率表13。或者，优选地，噪声分析装置AN自己基于出现频率信息，生成出现频率表13或随时更新。[0072]在本实施方式中，噪声分析装置AN具有数据读取部31、数据写入部32、图案判定部33、判定图案表34、累积处理部35、频率输出部37、设备识别部38、输出定时设定部39。在此，图案判定部33判定经由信号线DL向存储器M读写的传输数据的位串的T和“0”的排列的图案是否与设定的至少一个判定图案一致。在判定图案表34中存储有设定的至少一个判定图案的信息，具体而言，存储有判定图案的位串。累积处理部35获取由图案判定部33判定的判定图案的出现次数作为累积值。频率输出部37输出将由累积处理部35获取的累积值和确定该累积值表示的判定图案的图案确定信息相关联的出现频率信息。[0073]在该噪声分析装置AN中，在各种设备实际访问存储于存储器M的数据的情况下，获取在信号线DL传输的“1”和“〇”的位串的图案，获取各个图案的出现频率。在图11的流程图中示出了该处理的概要。另外，获取出现频率信息的对象是与设定为分析对象的至少一个判定图案一致的传输数据的位串。[0074]g卩，在经由数据读取部31或数据写入部32向存储器M读写的传输数据的位串经由信号线DL被传输的情况下，图案判定部33获取该传输数据，并基于判定图案表34的数据，进行是否与设定的至少一个判定图案一致的判定#301〜#303步骤）。[0075]接着，累积处理部35获取由图案判定部33判定的判定图案的出现次数作为累积值。此时，累积处理部3f5针对由图案判定部33判定为与判定图案一致的传输数据，获取用于确定该判定图案的图案确定信息，并对每个判定图案的出现次数进行累积。另外，在本实施方式中，累积处理部35区别向存储器M写入数据的情况和从存储器M读取数据的情况来获取累积值。另外，累积处理部35根据写入传输数据的存储器M内的地址属于存储器M的存储区域中的多个划分区域中的哪一个，对该每个划分区域获取累积值。而且，累积处理部35根据传输数据的发送源的设备是可访问存储器M的多个设备中的哪一个，对该每个设备获取累积值。为此，累积处理部35针对由图案判定部33判定为判定图案的传输数据，获取包括访问信息、划分区域信息、设备信息的属性信息。并且，将获取的图案确定信息与该属性信息相关联，对各个判定图案的出现次数进行累积，并作为累积值来获取#304〜#306步骤）。[0076]图9示出了累积处理部35获取的将图案确定信息和属性信息相关联的累积值数据的一个例子。如图9所示，为了识别多种判定图案，每个累积值数据将图案确定信息作为索引，且具有由R和W表示的访问信息、由A1〜A3表示的划分区域信息、由（D1〜D3表示的设备信息作为属性信息。另外，该图案确定信息与由该图案确定信息所确定的判定图案的位串信息相关联。[0077]具体而言，访问信息的⑻和W示出了向存储器M写入数据位串信息）的情况⑻和从存储器M读取数据位串信息）的情况〇V的区别。划分区域信息的A1〜A3示出了写入判定图案的传输数据位串信息）的存储器M内的地址属于存储器M的存储区域中的多个划分区域A1〜A3中的哪一个。设备信息的D1〜D3示出了判定图案的传输数据位串信息）的发送源的设备是可访问存储器M的多个设备D1〜D3中的哪一个。在此，由设备识别部38识别发送源的设备是哪一个,且该识别信息被提供给累积处理部36。此外，划分区域信息并不限定于上述的三个区域，设备的数量也不限定于三个。[0078]并且，累积处理部35针对由图案确定信息所确定的每个判定图案以及各个属性信息，累积出现次数，增加该累积值#306步骤。具体而言，每当向存储器M读写的传输数据的位串与判定图案一致时，累积处理部35获取关于该传输数据位串信息）的图案确定信息、由作为属性信息的（R和W表示的访问信息、由（A1〜A3表示的划分区域信息以及由（D1〜D3表示的设备信息。并且，累积处理部35根据读取的该信息，针对图9所示那样的累积值数据即具有确定该判定图案的图案确定信息的数据，增加访问信息的0?和W中的任一个值，增加划分区域信息的A1〜A3中的任一个值，增加设备信息的D1〜D3中的任一个值。[0079]并且，频率输出部37在预定的输出定时输出出现频率信息（#307、#308步骤）。在此，出现频率信息是将由累积处理部35获取的累积值和确定该累积值表示的判定图案的图案确定信息相关联的信息。在本实施方式中，出现频率信息成为也进一步将包括访问信息、划分区域信息、设备信息的属性信息与累积值及图案确定信息相关联的信息。具体而言，频率输出部37从累积处理部35获取在成为输出定时的时刻的上述累积值数据参照图9，并将该时刻的累积值数据作为出现频率信息输出。另外，上述的#301〜#308步骤的处理直到被复位为止反复执行#309步骤）。[0080]输出定时设定部39根据设定的输出定时，向频率输出部37提供输出的触发信息。频率输出部37根据该触发信息输出出现频率信息。在本实施方式中，输出定时设定部39每当累积处理部35的累积值超过预定的输出阈值时，或每当该累积值的累积期间超过预定的输出期间时，向频率输出部37提供输出的触发信息。具体而言，输出定时设定部39每当图9所示的累积值数据的各项目的累积值中的最大值超过预定的输出阈值时，或者每当累积值数据的累积值的累积期间超过预定的输出期间时，向频率输出部37输出触发信息。此外，输出定时设定部39也可以构成为，每当满足超过预定的输出阈值的值条件和累积值数据的累积值的累积期间超过预定的输出期间的期间条件这双方的条件时，输出触发信息。[00S1]通过基于由该分析处理所得的出现频率信息对各个属性信息的累积值进行分类，能够获得以访问信息和划分区域信息设备信息中的任一个或它们的组合为基准的出现频率。[0082]例如，就车载导航设备等使用存储器M的设备而言，存在如下情况:存储器M的存储区域预先被划分为多个划分区域，在每个划分区域存储有不同种类的数据。例如，存在如下情况:在第一划分区域存储地图信息，在第二划分区域存储静止图像信息，在第三划分区域存储声音信息，在第四划分区域存储程序的信息等，预先确定每种数据存储的划分区域。同样地，存在如下情况:存在多个可访问存储器M的设备且向每个设备传输不同种类的数据。例如，存在如下情况:在经由存储器控制器C可访问存储器M的多个设备中，地图描绘设备传输地图数据，图像显示设备传输静止图像数据，音频播放设备传输声音信息，运算处理设备传输程序数据等，访问存储器M的每个设备进行不同种类的数据传输。并且，存在如下情况：根据这样的数据种类，在存储器控制器C与存储器M之间传输的数据的位串的“1”和“〇，，的组合图案的出现频率f产生偏差，该偏差表现出一定的倾向。因此，存在如下情况:传输数据的位串中出现频率高的图案也在存储器M中的每个划分区域或访问存储器M的每个设备不同。[0083]因此，优选地，根据写入传输数据的地址属于存储器M的存储区域中的多个划分区域中的哪一个，或者根据传输数据的发送源的设备是可访问存储器M的多个设备中的哪一个，使对象图案及置换后图案中的至少一方不同。例如，可以基于上述的出现频率信息来获取存储器^每个划分区域的出现频率，针对写入传输数据的地址所属的每个划分区域，将出现频率高于基准值E的图案中的至少一个设定为对象图案，将出现频率低于基准值E的图案中的至少一个设定为置换后图案。或者，可以基于出现频率信息来获取传输数据的发送源的每个设备的出现频率，针对传输数据的发送源的每个设备，将出现频率高于基准值£的图案中的至少一个设定为对象图案，将出现频率低于基准值E的图案中的至少一个设定为置换后图案。[0084]2.其他实施方式[0085]1在上述的实施方式中，以在具有多条数据传输通道DG1、DG2的情况下，对每条数据传输通道DG1、DG2设定一个对象图案和一个置换后图案的情况为例进行了说明。但是，当然也可以对每条数据传输通道DG1、DG2设定多个对象图案，并且与多个对象图案中的每一个相对应地设定置换后图案。当然也可以在数据传输通道为一个的情况下设定多个对象图案和多个置换后图案。另外，也可以对全部的数据传输通道DG1、DG2设定通用的一个或多个对象图案。_6]2在上述的实施方式中，以各个数据传输通道DG1、DG2具有多条信号线DL的情况为例进行了说明。但是，当然也可以利用一条信号线此构成各条数据传输通道DG1、DG2。即，也可以对每条信号线DL设定对象图案和置换后图案。[0087]3在上述的实施方式中，以从出现频率低于基准值E的图案中设定置换后图案为例进行了说明。但是，也可以是除此以外的结构。[0088]例如，也可以将置换后图案作为仅“0”连续的位串或仅“1”连续的位串。通过设定这样的置换后图案，置换位串在信号线DL中全部为相同电位，因此，能够有效地降低噪声。另外，在使用这样的置换后图案的情况下，也能够将容易产生噪声的多个图案的初始位串全部置换为仅“〇”或“1”连续的置换位串。因此，能够简化置换单元6b的处理，从而能够提高处理速度。[0089]⑷在上述的实施方式中，说明了将对象图案设定为出现频率高于基准值E的图案中的至少一个，将置换后图案设定为出现频率低于基准值E的图案中的至少一个的情况。但并不限定于，也可以基于出现频率以外的其他基准设定对象图案及置换后图案。例如，也可以将利用置换单元6b置换前的数据所包含的位串的“1”和“0”的排列的图案为产生预定的噪声频域的噪声的图案中的至少一个设定为对象图案，将产生该噪声频域的噪声的图案以外的图案中的至少一个设定为置换后图案。在想降低噪声的频域已经决定的情况下，通过这样的设定，能够有效地降低噪声。此外，在产生想降低的频域的噪声的位串的图案存在多个的情况下，可以将其中的一部分或全部的图案设定为对象图案。[0090]5在上述实施方式中，以由频率输出部37输出的出现频率信息是将累积值、图案确定信息、属性信息相关联的信息的情况为例进行了说明。但是，出现频率信息也可以是只将累积值和图案确定信息相关联的信息。另外，在上述的实施方式中，以包括访问信息、划分区域信息、设备信息作为属性信息的情况为例进行了说明。但是，可以是只包括其中的一部分作为属性信息的结构，也可以包括上述以外的信息的结构。[0091]6此外，上述的各个实施方式所公开的结构，只要不产生矛盾，就能够与其他实施方式所公开的结构组合应用。就其他结构而言，本说明书所公开的实施方式在全部方面只不过是例示而己。因此，在不脱离本申请的宗旨的范围内，能够合适地进行各种改变。[0092]3.上述实施方式的概要[0093]下面，对上面说明的存储器控制器的概要进行说明。[0094]存储器控制器⑹具有:写入部6，指定存储器⑽的地址并经由信号线DL向存储器⑽写入数据；以及读取部7，指定所述存储器⑽的地址并经由所述信号线DL从所述存储器⑽读取数据；[0095]所述写入部M具有置换单元6b，在经由所述信号线DL被写入所述存储器M的传输数据的位串的“1”和“〇”的排列是被设定为置换对象的对象图案的情况下，在写入所述存储器M之前，该置换单元6b将所述对象图案的初始位串置换为“1”和“0”的排列变为与所述对象图案不同的置换后图案的置换位串，[0096]所述读取部7具有还原单元7b，该还原单元7b将从所述存储器M读取的数据的所述置换位串还原为所述初始位串。[0097]根据该结构，通过合适地设定对象图案及置换后图案，能够将产生成为问题的噪声的位串的图案置换为其他图案，因此，在向存储器写入数据的情况和从存储器M读取数据的情况的两种情况下，能够降低在信号线DL产生的噪声。[0098]另外，此时，通过只在软件上变更对象图案及置换后图案的设定，就能够降低各种各样的频率的噪声。因此，例如，与设置覆盖信号线DL的屏蔽层或通过电路设计进行噪声对策的情况相比，能够容易地变更降低对象的噪声频率。因此，能够根据存储器M及存储器控制器0：的使用环境灵活地实施噪声对策。一、一[0099]而且，根据该结构，仅仅使存储器控制器C具有置换单元6b的功能和还原单元7b的功能即可，存储器M能够使用一般的存储器。软件设定也只利用存储器控制器C的设定即可，因此，能够简化软件设定过程。[0100]另外，优选地，所述置换单元6b具有：[0101]图案判定模块12，判定所述传输数据的位串的“1”和“〇的排列是否为所述对象图案；[0102]置换模块（11，在通过所述图案判定模块（12判定为是所述对象图案的情况下，该置换模块将所述初始位串置换为所述置换位串；以及[0103]存储模块（14，在利用所述置换模块（11进行了置换的情况下，该存储模块（14将所述对象图案和用于确定写入所述置换位串的所述存储器⑽的地址的地址数据相关联地存储，[0104]所述还原单元7b具有：[0105]确定模块22，基于所述地址数据，确定从所述存储器〇〇读取的数据中所包含的所述置换位串；以及[0106]还原模块21，基于与所述地址数据相关联的所述对象图案，将所述置换位串还原为置换前的所述初始位串。[0107]根据该结构，在图案判定模块（12判定为写入存储器00的传输数据是对象图案的情况下，置换模块（11将对象图案的初始位串置换为置换位串，这样置换的置换位串被写入存储器M。另外，在进行置换时，利用存储模块14将对象图案和地址数据相关联地存储于规定的存储部等。[0108]然后，在确定模块22判定了置换位串包含于从存储器M读取的数据的情况下，利用还原模块21将该置换位串还原为初始位串。[0109]另外，优选地，将利用所述置换单元6b置换前的数据所包含的位串的“1”和“0”的排列的图案的出现频率高于预定的基准值E的图案中的至少一个设定为所述对象图案，[0110]将所述出现频率低于所述基准值E的图案中的至少一个设定为所述置换后图案。[0111]根据该结构，能够将出现频率高于基准值0¾的位串的图案置换为出现频率低于基准值⑻的图案的位串，并经由信号线DL传输。因此，由于出现频率高，因此，能够使产生噪声可能性高的位串的图案变少，从而能够降低在信号线DL产生的噪声。[0112]或者，优选地，将利用所述置换单元6b置换前的数据所包含的位串的“1”和“0”的排列的图案为产生预定的噪声频域的噪声的图案中的至少一个设定为所述对象图案，[0113]将产生所述噪声频域的噪声的图案以外的图案中的至少一个设定为所述置换后图案。[0114]根据该结构，能够将产生预定的噪声频域的噪声的位串的图案置换为不产生该频域的噪声的图案的位串，并经由信号线DL传输。因此，能够使产生想降低的特定频域的噪声的位串的图案变少，从而能够降低在信号线（DU产生的该特定频域的呆尸。仕声的频域己经决定的情况下，通过这样的设定，能够有效地降低噪声。[0115]另外，优选地，具有多条所述信号线DL，并且利用多条所述信号线DL构成至少包括第一传输通道DG1和第二传输通道DG2的多条数据传输通道，、+[0116]所述置换单元6b在所述第一传输通道DG1和所述第二传输通道DG2设同的所述置换后图案，以使经由所述第一传输通道DG1传输的所述置换位串的“1”，“0’的排列所产生的开关频率与经由所述第二传输通道传输的所述置换位串的“1’’和“〇”的排列所产生的开关频率不同。[0117]根据该结构，能够使多条数据传输通道中的置换位串的开关频率分散，因此，通过利用置换单元6b进行置换处理，能够抑制特定频率的噪声增加。[0118]另外，优选地，具有多条所述信号线DL，并且利用多条所述信号线DL构成至少包括第一传输通道DG1和第二传输通道DG2的多条数据传输通道，[0119]所述置换单元6b在所述第一传输通道DG1和所述第二传输通道DG2设定不同的所述置换后图案，以使经由所述第一传输通道DG1传输的所述置换位串的“1”和的边界的定时与经由所述第二传输通道DG2传输的所述置换位串的“1”和“〇”的边界的定时不同。[0120]根据该结构，能够抑制在利用置换单元6b进行置换处理后，因多条数据传输通道DG1、DG2的置换后位串的T和“0”的边界的定时相同所引起的在该定时噪声增加的情况。[0121]优选地，所述写入部6根据写入所述传输数据的所述地址属于所述存储器⑽的存储区域中的多个划分区域中的哪一个，或者根据所述传输数据的发送源的设备是可访问所述存储器M的多个设备中的哪一个，使所述对象图案及所述置换后图案中的至少一方不同。[0122]根据使用存储器〇1的设备，存在如下情况:存储器〇〇的存储区域预先被划分为多个划分区域，在每个划分区域存储不同种类的数据。另外，存在如下情况:存在多个可访问存储器M的设备且向每个设备传输不同种类的数据。并且，存在如下情况:根据这样的数据种类，在存储器控制器⑹与存储器⑽之间传输的数据的位串的T’和“0”的组合图案的出现频率也产生偏差，该偏差表现出一定的倾向。因此，存在如下情况:传输数据的位串中出现频率高的图案也在存储器M中的每个划分区域或访问存储器〇〇的每个设备中不同。根据上述的结构，根据这样的每个数据种类的偏差，能够合适地设定对象图案及置换后图案中的至少一方。因此，能够有效地降低在信号线DL产生的噪声。[0123]另外，所述置换后图案也可以是仅“〇”连续的位串或仅“丨”连续的位串。[0124]根据该结构，置换位串在信号线DL中全部为相同电位，因此，能够有效地降低噪声。另外，在使用这样的置换后图案的情况下，也能够将容易产生噪声的多个图案的初始位串全部置换为仅“〇”或“1”连续的置换位串。因此，能够简化置换单元6b的处理，从而能够提高处理速度。[0125]工业上的可利用性[0126]本公开的技术能够利用于经由信号线对存储器进行数据传输的存储器控制器。[0127]附图标记的说明：[0128]6写入部[0129]6b置换单元[0130]7读取部[0131]7b还原单元[0132]11置换模块[0133]12图案判定模块[0134]14存储处理模块[0135]21还原模块[0136]D数据总线[0137]DL信号线[0138]DG1第一传输通道[0139]DG2第二传输通道[0140]E基准值[0141]M存储器

权利要求：1.一种存储器控制器，具有：写入部，指定存储器的地址并经由信号线向存储器写入数据，，读取部，指定所述存储器的地址并经由所述信号线从所述存储器读取数据；、所述写入部具有置换单元，在经由所述信号线被写入所述^储器的传输数据^立串的“1”和“〇，，的排列是被设定为置换对象的对象图案的情况下，在写入所述存储器之前;该置换单元将所述对象图案的初始位串置换为“1”和“0”的排列变为与所述对象图案不同的置换后图案的置换位串，所述读取部具有还原单元，该还原单元将从所述存储器读取的数据的所述置换位串还原为所述初始位串。2.如权利要求1所述的存储器控制器，其中，所述置换单元具有：图案判定模块，判定所述传输数据的位串的“1”和“0”的排列是否为所述对象图案，置换模块，在通过所述图案判定模块判定为是所述对象图案的情况下，该置换模块将所述初始位串置换为所述置换位串，存储模块，在利用所述置换模块进行了置换的情况下，该存储模块将所述对象图案和用于确定写入所述置换位串的所述存储器的地址的地址数据相关联地存储；所述还原单元具有：确定模块，基于所述地址数据，确定从所述存储器读取的数据中所包含的所述置换位串，还原模块，基于与所述地址数据相关联的所述对象图案，将所述置换位串还原为置换前的所述初始位串。3.如权利要求1或2所述的存储器控制器，其中，将利用所述置换单元置换前的数据所包含的位串的“1”和“〇”的排列的图案的出现频率高于预定的基准值的图案中的至少一个设定为所述对象图案，将所述出现频率低于所述基准值的图案中的至少一个设定为所述置换后图案。4.如权利要求1或2所述的存储器控制器，其中，将利用所述置换单元置换前的数据所包含的位串的“1”和“〇”的排列的图案为产生预定的噪声频域的噪声的图案中的至少一个设定为所述对象图案，将产生所述噪声频域的噪声的图案以外的图案中的至少一个设定为所述置换后图案。5.如权利要求1〜4中任一项所述的存储器控制器，其中，具有多条所述信号线，并且利用多条所述信号线构成至少包括第一传输通道和第二传输通道的多条数据传输通道，所述置换单元在所述第一传输通道和所述第二传输通道设定不同的所述置换后图案，以使经由所述第一传输通道传输的所述置换位串的“1”和的排列所产生的开关频率与经由所述第二传输通道传输的所述置换位串的“1”和“〇”的排列所产生的开关频率不同。6.如权利要求1〜4中任一项所述的存储器控制器，其中，具有多条所述信号线，并且利用多条所述信号线构成至少包括第一传输通道和第二传输通道的多条数据传输通道，所述置换单元在所述第一传输通道和所述第二传输通道设定不同的所述置换后图5，以使经由所述第一传输通道传输的所述置换位串的“1”和“0”的边界的定时与经由所述第二传输通道传输的所述置换位串的“1”和“0”的边界的定时不同。7.如权利要求1〜6中任一项所述的存储器控制器，其中，所述写入部根据写入所述传输数据的所述地址属于所述存储器的存储区域中的多个划分区域中的哪一个，或者根据所述传输数据的发送源的设备是可访问所述存储器的多个设备中的哪一个，使所述对象图案及所述置换后图案中的至少一方不同。8.如权利要求1〜7中任一项所述的存储器控制器，其中，所述置换后图案为仅“0”连续的位串或仅“1”连续的位串。

百度查询： 爱信艾达株式会社 存储器控制器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD