申请/专利权人：大族激光科技产业集团股份有限公司;深圳市大族智能控制科技有限公司

申请日：2018-12-10

公开（公告）日：2021-04-27

公开（公告）号：CN109787875B

主分类号：H04L12/40(20060101)

分类号：H04L12/40(20060101);H04J3/06(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.04.27#授权;2019.06.14#实质审查的生效;2019.05.21#公开

摘要：本申请涉及一种通讯总线转换系统，包括第一主站、FIFO装置、第二主站、晶振时钟源、第一时钟生成装置和第二时钟生成装置；晶振时钟源分别与第一时钟生成装置的输入端和第二时钟生成装置的输入端连接，第一时钟生成装置的输出端与第一主站的输入端连接，第一主站的输出端与FIFO装置的输入端连接，FIFO装置的输出端与第二主站的第一输入端连接，第二主站的第二输入端与第二时钟生成装置的输出端连接，由于第一主站和第二主站共用一个晶振时钟源，使得第二时钟信号与第一时钟信号的通讯循环周期相同，进而实现了两种主站的通讯同步，且第一主站通过通过FIFO装置，将通信数据发送给第二主站，可以确保第一主站发送的周期数据能够被第二主站连续完整的接收。

主权项：1.一种通讯总线转换系统，其特征在于，所述系统包括第一主站、FIFO装置、第二主站、晶振时钟源、第一时钟生成装置和第二时钟生成装置；所述晶振时钟源分别与所述第一时钟生成装置的输入端和所述第二时钟生成装置的输入端连接，所述第一时钟生成装置的输出端与所述第一主站的输入端连接，所述第一主站的输出端与所述FIFO装置的输入端连接，所述FIFO装置的输出端与所述第二主站的第一输入端连接，所述第二主站的第二输入端与所述第二时钟生成装置的输出端连接；所述晶振时钟源用于产生同步震荡频率信号；所述第一时钟生成装置用于根据所述同步震荡频率信号生成第一时钟信号；所述第二时钟生成装置用于根据所述同步震荡频率信号生成第二时钟信号，所述第二时钟信号与所述第一时钟信号的通讯循环周期相同；所述FIFO装置包括所述第一主站输出的至少一个通信数据。

全文数据：通讯总线转换系统技术领域本申请涉及数控系统领域，特别是涉及一种通讯总线转换系统。背景技术随着串行实时通信协议serialrealtimecommunicationspecificationII，SercosII通讯总线的日益成熟稳定、功能完善，SercosII通讯总线在自动控制领域的应用越来越广泛。然而，市面上支持SercosII光纤接口的伺服驱动类型却很少。与此相对，其他通讯总线，例如EtherCAT通讯总线、Powerlink通讯总线普遍开放，适用于目前市场上的绝大多数品牌的伺服驱动。因此，SercosII通讯总线转换为EtherCATPowerlink通信总线具有很大的现实应用意义。如何确保SercosII主站发送的周期数据能够被EtherCATPowerlink主站连续完整接收到，是一个亟待解决的问题。发明内容基于此，有必要针对上述技术问题，提供一种通讯总线转换系统。一种通讯总线转换系统，所述系统包括第一主站、FIFO装置、第二主站、晶振时钟源、第一时钟生成装置和第二时钟生成装置；所述晶振时钟源分别与所述第一时钟生成装置的输入端和所述第二时钟生成装置的输入端连接，所述第一时钟生成装置的输出端与所述第一主站的输入端连接，所述第一主站的输出端与所述FIFO装置的输入端连接，所述FIFO装置的输出端与所述第二主站的第一输入端连接，所述第二主站的第二输入端与所述第二时钟生成装置的输出端连接；所述晶振时钟源用于产生同步震荡频率信号；所述第一时钟生成装置用于根据所述同步震荡频率信号生成第一时钟信号；所述第二时钟生成装置用于根据所述同步震荡频率信号生成第二时钟信号，所述第二时钟信号与所述第一时钟信号的通讯循环周期相同；所述FIFO装置包括所述第一主站输出的至少一个通信数据。在其中一个实施例中，所述第一时钟生成装置包括第一倍频器、第一分频器和第一时钟生成电路，所述第一倍频器的输入端与所述晶振时钟源连接，所述第一倍频器的输出端与所述第一分频器的输入端连接，所述第一分频器的输出端与所述第一时钟生成电路的输入端连接，所述第一定时电路的输出端与所述第一主站的输入端连接。在其中一个实施例中，所述第二时钟生成装置包括第二倍频器、第二分频器和第二时钟生成电路，所述第二倍频器的输入端与所述晶振时钟源连接，所述第二倍频器的输出端与所述第二分频器的输入端连接，所述第二分频器的输出端与所述第二时钟生成电路的输入端连接，所述第二定时电路的输出端与所述第二主站的输入端连接。在其中一个实施例中，所述第一倍频器的倍频系数和所述第二倍频器的倍频系数相同。在其中一个实施例中，所述FIFO装置包括可读寄存器，所述可读寄存器对所述FIFO装置中通信数据个数进行计数；所述第二主站用于获取所述可读寄存器的值，并根据所述可读寄存器的值从所述FIFO装置中读取通信数据。在其中一个实施例中，所述第二主站具体用于在所述可读寄存器的值大于或等于预设阈值时，从所述FIFO装置中读取通信数据。在其中一个实施例中，所述FIFO装置还用于标识所述FIFO装置的存储状态，所述存储状态为满或空。在其中一个实施例中，所述系统还包括所述第二主站对应的多个从站；所述从站与所述第二主站连接；所述第二主站还用于将从所述FIFO装置中读取的通信数据发送给各所述从站；所述从站用于根据所述通信数据执行相应操作。在其中一个实施例中，所述系统还包括与所述第二主站连接的配置设备；所述配置设备用于将所述第二时钟信号配置为各所述从站的参考时钟信号。在其中一个实施例中，所述配置设备还用于获取拓扑连接文件，所述拓扑连接文件包括各所述从站之间的连接关系；所述第二主站具体用于根据所述拓扑连接文件，将从所述FIFO装置中读取的通信数据发送给各所述从站。上述实施例提供的通讯总线转换系统，包括第一主站、FIFO装置、第二主站、晶振时钟源、第一时钟生成装置和第二时钟生成装置，晶振时钟源分别与第一时钟生成装置的输入端和第二时钟生成装置的输入端连接，第一时钟生成装置的输出端与第一主站的输入端连接，第一主站的输出端与FIFO装置的输入端连接，FIFO装置的输出端与第二主站的第一输入端连接，第二主站的第二输入端与第二时钟生成装置的输出端连接，由于第一主站和第二主站共用一个晶振时钟源，使得第二时钟信号与第一时钟信号的通讯循环周期相同，进而实现了两种主站的通讯同步，且第一主站通过通过FIFO装置，将通信数据发送给第二主站，可以确保第一主站发送的周期数据能够被第二主站连续完整的接收。附图说明图1为一个实施例中通讯总线转换系统示意图；图2为另一个实施例中通讯总线转换系统示意图；图3为另一个实施例中通讯总线转换系统示意图。附图标记说明：1：第一主站；2：FIFO装置；3：第二主站；4：晶振时钟源；5：第一时钟生成装置；6：第二时钟生成装置；50：第一倍频器；51：第一分频器；52：第一时钟生成电路；60：第二倍频器；61：第二分频器；62：第二时钟生成电路。具体实施方式为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。在一个实施例中，如图1所示，提供了一种通讯总线转换系统示意图，该系统包括第一主站1、FIFO装置2、第二主站3、晶振时钟源4、第一时钟生成装置5和第二时钟生成装置6；所述晶振时钟源4分别与所述第一时钟生成装置5的输入端和所述第二时钟生成装置6的输入端连接，所述第一时钟生成装置5的输出端与所述第一主站1的输入端连接，所述第一主站1的输出端与所述FIFO装置2的输入端连接，所述FIFO装置2的输出端与所述第二主站3的第一输入端连接，所述第二主站3的第二输入端与所述第二时钟生成装6置的输出端连接；所述晶振时钟源4用于产生同步震荡频率信号；所述第一时钟生成装置5用于根据所述同步震荡频率信号生成第一时钟信号；所述第二时钟生成装置6用于根据所述同步震荡频率信号生成第二时钟信号，所述第二时钟信号与所述第一时钟信号的通讯循环周期相同；所述FIFO装置2包括所述第一主站输出的至少一个通信数据。其中，主站用于在接到一个请求后，将数据传送到一个或多个从站去的数据站，第一主站1可以是SercosII通讯主站，第二主站3可以是EtherCAT通讯主站、Powerlink通讯主站等。晶振时钟源4能够产生主站的中央处理器CentralProcessingUnit,CPU执行指令所必须的时钟频率信号，CPU一切指令的执行都是建立在这个基础上的，时钟信号频率越高，通常CPU的运行速度也就越快。FIFO装置2简单来说是指具有先进先出逻辑功能的装置，可以用于对连续的通信数据流进行缓存，防止在进机和存储操作时丢失通信数据，进而可以保证第一主站的通信数据可以连续不间断的被第二主站接收。第一时钟装置5可以是定时芯片，第二时钟装置6可以是CPU中具有定时逻辑的装置。其中，为了实现第一主站1和第二主站3通讯同步，两个主站需要共用一个晶振时钟源4。具体地，晶振时钟源4产生的同步震荡频率信号分为两路，其中一路通过与晶振时钟源4连接的第一时钟生成装置5的输入端，产生第一时钟信号，再通过第一时钟生成装置5的输出端发给第一主站1的输入端；另一路通过与晶振时钟源4连接的第二时钟生成装置6的输入端，产生第二时钟信号，再通过第二时钟生成装置6的输出端发给第二主站3的第二输入端。示例性地，第一主站1的输入端在接收到第一时钟生成装置5产生的第一时钟信号时，通过第一主站1的输出端将通信数据发送给FIFO装置2的输入端，与此同时，第二主站3的第二输入端在接收到第二时钟生成装置6产生的第二时钟信号时，通过第二主站3的第一输入端读取FIFO装置2的输出端的通信数据，由于第二时钟信号与所述第一时钟信号的通讯循环周期相同，进而可以实现第一主站1发送给第二主站3的通信数据能够完整连续接收。上述实施例中提供的通讯总线转换系统，所述系统包括第一主站、FIFO装置、第二主站、晶振时钟源、第一时钟生成装置和第二时钟生成装置，晶振时钟源分别与第一时钟生成装置的输入端和第二时钟生成装置的输入端连接，第一时钟生成装置的输出端与第一主站的输入端连接，第一主站的输出端与FIFO装置的输入端连接，FIFO装置的输出端与第二主站的第一输入端连接，第二主站的第二输入端与第二时钟生成装置的输出端连接，由于第一主站和第二主站共用一个晶振时钟源，使得第二时钟信号与第一时钟信号的通讯循环周期相同，进而实现了两种主站的通讯同步，且第一主站通过通过FIFO装置，将通信数据发送给第二主站，可以确保第一主站发送的周期数据能够被第二主站连续完整的接收。在其中一个实施例中，在图1所示的基础上，如图2所示，所述第一时钟生成装置5包括第一倍频器50、第一分频器51和第一时钟生成电路52，所述第一倍频器50的输入端与所述晶振时钟源4连接，所述第一倍频器50的输出端与所述第一分频器51的输入端连接，所述第一分频器51的输出端与所述第一时钟生成电路52的输入端连接，所述第一定时电路52的输出端与所述第一主站1的输入端连接。其中，第一倍频器50是使输出信号频率等于输入信号频率整数倍的电路。第一倍频器50可以是晶体管倍频器、变容二极管倍频器、阶跃恢复二极管倍频器、铁氧体倍频器等。第一分频器51分频是指实现单一频率信号的频率降低为原来频率的1NN分频的电路，第一分频器51可以是串联分频器、并联分频器。第一时钟生成电路52用于设定第一主站1的通讯循环周期，并生成第一时钟信号。具体地，晶振时钟源4产生的同步震荡频率信号发送至第一倍频器50的输入端，经过第一倍频器50输出倍频后的信号，并通过第一倍频器50的输出端将倍频后的信号发送到第一分频器51的输入端，经过第一分频器51输出分频后的信号，再通过第一分频器51的输出端将分频后的信号发送给第一时钟生成电路52的输入端，第一时钟生成电路52生成的第一时钟信号，根据第一时钟生成电路52的输出端将第一时钟信号发送给第一主站1的输入端。上述实施例中，所述第一时钟生成装置包括第一倍频器、第一分频器和第一时钟生成电路，由于可以通过第一倍频器提高整体运行速度，进而通过第一分频器使输入的频率信号降低，从而实现更好地响应，再根据第一时钟生成电路产生第一时钟信号，进而确定第一主站周期数据的发送，是实现两种通讯总站的同步转换的基础。在其中一个实施例中，在图2所示的基础上，如图3所示，所述第二时钟生成装置6包括第二倍频器60、第二分频器61和第二时钟生成电路62，所述第二倍频器60的输入端与所述晶振时钟源4连接，所述第二倍频器60的输出端与所述第二分频器61的输入端连接，所述第二分频器61的输出端与所述第二时钟生成电路62的输入端连接，所述第二定时电路62的输出端与所述第二主站3的输入端连接。其中，第二倍频器60是使输出信号频率等于输入信号频率整数倍的电路。第二倍频器60可以是晶体管倍频器、变容二极管倍频器、阶跃恢复二极管倍频器、铁氧体倍频器等。第二分频器61分频是指实现单一频率信号的频率降低为原来频率的1NN分频的电路，第二分频器61可以是串联分频器、并联分频器。第二时钟生成电路62用于设定第二主站3的通讯循环周期，并生成第二时钟信号。具体地，晶振时钟源4产生的同步震荡频率信号发送至第二倍频器60的输入端，经过第二倍频器60输出倍频后的信号，并通过第二倍频器60的输出端将倍频后的信号发送到第二分频器61的输入端，经过第二分频器61输出分频后的信号，再通过第二分频器61的输出端将分频后的信号发送给第二时钟生成电路62的输入端，第二时钟生成电路62生成的第二时钟信号，根据第二时钟生成电路62的输出端将第二时钟信号发送给第二主站3的输入端。上述实施例中，所述第二时钟生成装置包括第二倍频器、第二分频器和第二时钟生成电路，由于可以通过第二倍频器提高整体运行速度，进而通过第二分频器使输入的频率信号降低，从而实现更好地响应，再根据第二时钟生成电路产生第二时钟信号，进而确定第二主站周期数据的发送，是实现两种通讯总站的同步转换的又一基础。在其中一个实施例中，所述第一倍频器的倍频系数和所述第二倍频器的倍频系数相同。其中，倍频系数是指使输出信号频率等于输入信号频率整数倍，例如输入信号频率为10Hz，输出信号频率是20Hz，则倍频系数为2；输入信号频率为5Hz，输出信号频率是20Hz，则倍频系数为4。上述实施例中，由于第一倍频器的倍频系数和所述第二倍频器的倍频系数相同，确保两种主站发送和接收数据可以同步，从而可确保后续的分频环节不会带来分频误差，进而可以确保第一主站的通讯周期和第二主站的通讯周期严格同步。在其中一个实施例中，所述FIFO装置包括可读寄存器，所述可读寄存器对所述FIFO装置中通信数据个数进行计数；所述第二主站用于获取所述可读寄存器的值，并根据所述可读寄存器的值从所述FIFO装置中读取通信数据。可选地，所述第二主站具体用于在所述可读寄存器的值大于或等于预设阈值时，从所述FIFO装置中读取通信数据。其中，可读寄存器可以用来指示FIFO装置中通信数据的个数。预设的阈值可以是1、2或者其他，预设的阈值可根据实际需求进行设置，本实施例不做具体限定。示例性地，在系统启动后，第一主站发送通讯数据到FIFO装置，可读寄存器可以对FIFO装置中通信数据个数进行计数，若预设阈值为2，当FIFO装置中放置2个通信数据，第二主站获取到可读寄存器的值为2时，才从FIFO装置中读取通信数据。可选地，所述FIFO装置还用于标识所述FIFO装置的存储状态，所述存储状态为满或空。具体地，FIFO装置有可以指示FIFO满和空的标识位。对于存储状态为满或空，都表明系统处于异常现象，如果出现读空的情况，会带来伺服控制的异常的抖动，例如对于伺服控制周期性位置控制模式，伺服正在运行，FIFO出现读空，伺服会在连续的两个周期发送相同的位置，从而伺服运行时会出现“咔嚓”卡顿的情况，会明显影响机床的加工。因此FIFO装置一定不能出现读空的情况。如果出现读空的情况，则表明通信数据堆积增多，第一主站和第二主站的通讯没有达到同步。上述实施例中，所述FIFO装置包括可读寄存器，所述可读寄存器对所述FIFO装置中通信数据个数进行计数；所述第二主站用于获取所述可读寄存器的值，并根据所述可读寄存器的值从所述FIFO装置中读取通信数据，通过可读寄存器，不仅可以实时监测接收和发送的数据，对于第一主站和第二主站本身可能的周期抖动，FIFO装置里面存储预设阈值的通讯数据，进而可以确保FIFO装置不会因为周期抖动而出现读空的情况。在其中一个实施例中，所述系统还包括所述第二主站对应的多个从站；所述从站与所述第二主站连接；所述第二主站还用于将从所述FIFO装置中读取的通信数据发送给各所述从站；所述从站用于根据所述通信数据执行相应操作。其中，从站是基本方式链路控制中，一种由主站选择用以接收数据的数据站。从站的类型可以是伺服驱动从站或和输入输出IO从站。可选地，所述系统还包括与所述第二主站连接的配置设备；所述配置设备用于将所述第二时钟信号配置为各所述从站的参考时钟信号。其中，配置设备可以是不同类型的。不同的厂家配置设备名称不同，例如Acontis公司的EtherCAT配置设备为EC-Engineer。示例性地，对于第一主站发送的通信数据为位置命令数据，经过同步通讯发送至第二主站后，根据与第二主站连接的配置设备将所述第二时钟信号配置为各所述从站的参考时钟信号，将位置命令数据发送给伺服从站，伺服从站根据位置命令数据执行相应的位置变化。可选地，所述配置设备还用于获取拓扑连接文件，所述拓扑连接文件包括各所述从站之间的连接关系；所述第二主站具体用于根据所述拓扑连接文件，将从所述FIFO装置中读取的通信数据发送给各所述从站。其中，拓扑连接文件可以是XML文件，或者也可以是其他数据类型格式。上述实施例中，所述系统还包括所述第二主站对应的多个从站，并通过配置设备将所述第二时钟信号配置为各所述从站的参考时钟信号，可以确保第一主站通讯和第二主站通讯的同步连贯，并能周期性发送给从站。以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

权利要求：1.一种通讯总线转换系统，其特征在于，所述系统包括第一主站、FIFO装置、第二主站、晶振时钟源、第一时钟生成装置和第二时钟生成装置；所述晶振时钟源分别与所述第一时钟生成装置的输入端和所述第二时钟生成装置的输入端连接，所述第一时钟生成装置的输出端与所述第一主站的输入端连接，所述第一主站的输出端与所述FIFO装置的输入端连接，所述FIFO装置的输出端与所述第二主站的第一输入端连接，所述第二主站的第二输入端与所述第二时钟生成装置的输出端连接；所述晶振时钟源用于产生同步震荡频率信号；所述第一时钟生成装置用于根据所述同步震荡频率信号生成第一时钟信号；所述第二时钟生成装置用于根据所述同步震荡频率信号生成第二时钟信号，所述第二时钟信号与所述第一时钟信号的通讯循环周期相同；所述FIFO装置包括所述第一主站输出的至少一个通信数据。2.根据权利要求1所述的系统，其特征在于，所述第一时钟生成装置包括第一倍频器、第一分频器和第一时钟生成电路，所述第一倍频器的输入端与所述晶振时钟源连接，所述第一倍频器的输出端与所述第一分频器的输入端连接，所述第一分频器的输出端与所述第一时钟生成电路的输入端连接，所述第一定时电路的输出端与所述第一主站的输入端连接。3.根据权利要求2所述的系统，其特征在于，所述第二时钟生成装置包括第二倍频器、第二分频器和第二时钟生成电路，所述第二倍频器的输入端与所述晶振时钟源连接，所述第二倍频器的输出端与所述第二分频器的输入端连接，所述第二分频器的输出端与所述第二时钟生成电路的输入端连接，所述第二定时电路的输出端与所述第二主站的输入端连接。4.根据权利要求3所述的系统，其特征在于，所述第一倍频器的倍频系数和所述第二倍频器的倍频系数相同。5.根据权利要求1-4任一项所述的系统，其特征在于，所述FIFO装置包括可读寄存器，所述可读寄存器对所述FIFO装置中通信数据个数进行计数；所述第二主站用于获取所述可读寄存器的值，并根据所述可读寄存器的值从所述FIFO装置中读取通信数据。6.根据权利要求5所述的系统，其特征在于，所述第二主站具体用于在所述可读寄存器的值大于或等于预设阈值时，从所述FIFO装置中读取通信数据。7.根据权利要求5所述的系统，其特征在于，所述FIFO装置还用于标识所述FIFO装置的存储状态，所述存储状态为满或空。8.根据权利要求1-4任一项所述的系统，其特征在于，所述系统还包括所述第二主站对应的多个从站；所述从站与所述第二主站连接；所述第二主站还用于将从所述FIFO装置中读取的通信数据发送给各所述从站；所述从站用于根据所述通信数据执行相应操作。9.根据权利要求8所述的系统，其特征在于，所述系统还包括与所述第二主站连接的配置设备；所述配置设备用于将所述第二时钟信号配置为各所述从站的参考时钟信号。10.根据权利要求9所述的系统，其特征在于，所述配置设备还用于获取拓扑连接文件，所述拓扑连接文件包括各所述从站之间的连接关系；所述第二主站具体用于根据所述拓扑连接文件，将从所述FIFO装置中读取的通信数据发送给各所述从站。

百度查询： 大族激光科技产业集团股份有限公司;深圳市大族智能控制科技有限公司 通讯总线转换系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD