申请/专利权人：联发科技股份有限公司

申请日：2021-03-01

公开（公告）日：2021-10-12

公开（公告）号：CN113497614A

主分类号：H03K17/687(20060101)

分类号：H03K17/687(20060101)

优先权：["20200318 US 62/991,094","20210119 US 17/151,672"]

专利状态码：在审-实质审查的生效

法律状态：2021.10.29#实质审查的生效;2021.10.12#公开

摘要：本发明公开的处理电路由于具有输入电路，该输入电路包括耦接于该第一晶体管的该控制端与该第一晶体管的该第二连接端子之间的延迟元件。这样延迟元件被有意地插入在一个输入晶体管的控制端子和连接端子之间，用于固定正常模式或测试模式下的保持时间违规。与传统的保持时间固定缓冲器或延迟单元相比，由于延迟元件不具有晶体管切换操作，因此可以大大减轻泄漏和功率损失。

主权项：1.一种处理电路，其特征在于，包括：输入电路，包括：第一晶体管，具有第一连接端子、第二连接端子和控制端子，其中，该第一晶体管的该控制端子布置为接收数据信号；第二晶体管，具有第一连接端子、第二连接端子和控制端子，其中该第二晶体管的该第一连接端子耦接至该第一晶体管的该第二连接端子，并且该第二晶体管的该控制端子布置为接收第一非数据信号；以及延迟元件，耦接于该第一晶体管的该控制端与该第一晶体管的该第二连接端子之间；以及跟随电路，布置为接收来自该输入电路的数据输入并根据该数据输入生成数据输出，其中，在跟随电路的输入节点处接收该数据输入，并且该跟随电路的该输入节点耦接到该第二晶体管的该第二连接端子。

全文数据：

权利要求：

百度查询： 联发科技股份有限公司 处理电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD