申请/专利权人:江西兆驰半导体有限公司
申请日:2023-04-24
公开(公告)日:2023-05-26
公开(公告)号:CN116169215A
主分类号:H01L33/00
分类号:H01L33/00;H01L33/14
优先权:
专利状态码:有效-授权
法律状态:2023.07.18#授权;2023.06.13#实质审查的生效;2023.05.26#公开
摘要:本发明公开了一种电流阻挡层及其制备方法、LED芯片,涉及半导体技术领域,电流阻挡层的制备方法包括提供一P型半导体层;在P型半导体层上沉积ITO层;在ITO层上涂布光刻胶、对光刻胶进行曝光、显影、蚀刻,露出部分ITO层,形成光刻图案;对露出的部分ITO层进行刻蚀,形成光刻ITO图案;在光刻ITO图案上沉积DBR层;去除残余的光刻胶和DBR层,并进行退火处理;去除残余的ITO层,得到电流阻挡层;本发明能够解决现有技术中DBR层作为电流阻挡层易与光刻胶粘连,当光刻胶剥离时,DBR层易脱落和翘起,导致后续沉积的透明导电层脱落或者断裂,影响LED芯片的性能的技术问题。
主权项:1.一种电流阻挡层的制备方法,其特征在于,所述电流阻挡层的制备方法包括:提供一生长所需的P型半导体层;在所述P型半导体层上沉积第一预设厚度的ITO层,并在第一预设温度下退火处理第一预设时间;在退火后的ITO层上涂布光刻胶、对所述光刻胶进行曝光、显影、蚀刻,露出部分ITO层,形成光刻图案;在所述光刻图案上使用刻蚀液对露出的部分ITO层进行第二预设时间的湿法刻蚀,露出部分P型半导体层,形成光刻ITO图案;在所述光刻ITO图案上沉积第二预设厚度的DBR层;去除残余的光刻胶和光刻胶表面的DBR层,并在第二预设温度下退火处理第三预设时间;使用刻蚀液去除残余的ITO层,得到沉积于所述P型半导体层上的电流阻挡层。
全文数据:
权利要求:
百度查询: 江西兆驰半导体有限公司 一种电流阻挡层及其制备方法、LED芯片
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。