申请/专利权人:芯河半导体科技(无锡)有限公司
申请日:2023-04-26
公开(公告)日:2023-06-27
公开(公告)号:CN116340215A
主分类号:G06F13/16
分类号:G06F13/16;G06F13/40
优先权:
专利状态码:在审-实质审查的生效
法律状态:2023.07.14#实质审查的生效;2023.06.27#公开
摘要:本发明涉及数据位宽识别技术领域,尤其涉及一种利用WLtrain识别DDR位宽的方法,首先初始化配置DDR接口时,DDRPHY按照16bitDQ数据位宽进行WLtrain自适应调节;若DDRPHY接收并识别DRAM颗粒高8bit和低8bit电平跳变信号则DQ数据位宽为16bit;若DDRPHY仅接收DRAM颗粒低8bit电平跳变信号则DQ数据位宽为8bit。本发明可以普适性的实现DDR类协议接口DQ数据位宽的自动化识别,原理简单,实现方便。
主权项:1.一种利用WLtrain识别DDR位宽的方法,其特征在于:所述方法包括如下步骤:S1、初始化配置DDR接口时,DDRPHY按照16bitDQ数据位宽进行WLtrain自适应调节;S2、PCBA的DRAM颗粒接收到DDRPHY发送的信号后,反馈电平跳变信号至DDRPHY;S3、若DDRPHY接收并识别DRAM颗粒高8bit和低8bit电平跳变信号则DQ数据位宽为16bit;若DDRPHY仅接收DRAM颗粒低8bit电平跳变信号则DQ数据位宽为8bit。
全文数据:
权利要求:
百度查询: 芯河半导体科技(无锡)有限公司 一种利用WL train识别DDR位宽的方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。