申请/专利权人：华南理工大学

申请日：2023-03-27

公开（公告）日：2023-06-27

公开（公告）号：CN116341426A

主分类号：G06F30/327

分类号：G06F30/327;G06F30/33;G06F8/30;G06F8/34;G06F8/41

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.07.14#实质审查的生效;2023.06.27#公开

摘要：本发明公开了一种基于UML的EDA开发平台及其使用方法，包括：UML编程器，通过专为描述UML结构的领域专用语言的编程，生成一系列反映硬件电路逻辑的UML图；HDL语言解释器，用于将UML图解释为硬件描述语言代码框架；参考模型生成器：用于将UML图解释为基于C++语言描述的硬件电路参考模型。本发明充分利用UML的图形表示，用户直接使用UML语言或借助AI辅助生成方式得到UML图，将同一UML模型分别解释为架构一致的HDL语言或C++原型，借助仿真工具对两者做差分验证，实现了对ASICFPGA芯片的硬件描述的快速构建，极大提高了硬件开发效率。

主权项：1.一种基于UML的EDA开发平台，其特征在于，包括：UML编程器，通过专为描述UML结构的领域专用语言的编程，生成一系列反映硬件电路逻辑的UML图；HDL语言解释器，用于将UML图解释为硬件描述语言代码框架；参考模型生成器，用于将UML图解释为基于C++语言描述的硬件电路参考模型。

全文数据：

权利要求：

百度查询： 华南理工大学 一种基于UML的EDA开发平台及其使用方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD