申请/专利权人：新加坡优尼山帝斯电子私人有限公司

申请日：2021-09-06

公开（公告）日：2024-04-23

公开（公告）号：CN117918063A

主分类号：H10B12/00

分类号：H10B12/00

优先权：

专利状态码：在审-公开

法律状态：2024.04.23#公开

摘要：一种使用半导体元件的内存装置，在基板上形成第一半导体层1，在第一半导体层1的一部分设有朝垂直方向延伸的第一杂质层3及位于第一杂质层3的上部的第二杂质层4，以第二栅极绝缘层2披覆第一杂质层3和第二杂质层4的侧壁及半导体层1，在其中形成的凹槽设有栅极导体层22及第二绝缘层，并且设有：在第二杂质层上的第二半导体层7、位于第二半导体层7两端并与源极线SL连接的n+层6a和与位元线BL连接的n+层6c、形成为披覆第二半导体层7的第二栅极绝缘层8、以及与字符线WL连接的第二栅极导体层9。内存装置控制施加到源极线SL、连接于第一栅极导体层22的板线PL、字符线WL及位元线BL的电压，而进行：通过在第二半导体层的通道区域所引起的碰撞游离化现象或栅极引发汲极漏电流而将所产生的空穴群保持于栅极绝缘层附近的数据保持动作，并进行将此空穴群从通道区域12去除的数据抹除动作。

主权项：1.一种使用半导体元件的内存装置，包括：基板；第一半导体层，位于所述基板上；第一杂质层，至少一部分呈柱状，且位于所述第一半导体层的一部分的表面上；第二杂质层，与所述第一杂质层的柱状部分相接并朝垂直方向延伸；第一绝缘层，覆盖所述第一半导体层的一部分及所述第一杂质层的一部分；第一栅极绝缘层，与所述第一绝缘层相接且围绕所述第一杂质层及第二杂质层；第一栅极导体层，与所述第一绝缘层及第一栅极绝缘膜相接；第二绝缘层，形成为与所述第一栅极导体层及第一栅极绝缘层接触；第二半导体层，与所述第二杂质层接触；第二栅极绝缘层，围绕所述第二半导体层的上部的一部分或全部；第二栅极导体层，覆盖所述第二栅极绝缘层的上部的一部分或全部；第三杂质层及第四杂质层，在所述第二半导体层所延伸的水平方向上与位于所述第二栅极导体层的一端外侧的第二半导体层的侧面接触；第一配线导体层，连接于所述第三杂质层；第二配线导体层，连接于所述第四杂质层；第三配线导体层，连接于所述第二栅极导体层；以及第四配线导体层，连接于所述第一栅极导体层；所述内存装置控制施加到所述第一配线导体层、所述第二配线导体层、所述第三配线导体层及所述第四配线导体层的电压，而进行：通过以所述第三杂质层与所述第四杂质层之间流动的电流所引起的碰撞游离化现象或栅极引发汲极漏电流而在所述第二半导体层及前期第二杂质层产生电子群及空穴群的动作，将所产生的所述电子群及所述空穴群中属于所述第二半导体层及所述第二杂质层中的少数载体的所述电子群及所述空穴群的任一者除去的动作，以及将属于所述第二半导体层及第二杂质层中的多数载体的所述电子群或所述空穴群的任一者的一部分或全部残存在所述第二半导体层及第二杂质层的动作，以进行内存写入动作；且所述内存装置控制施加到所述第一配线导体层、所述第二配线导体层、所述第三配线导体层及所述第四配线导体层的电压，而从所述第一杂质层、所述第三杂质层及第四杂质层中的至少一者，移除所残存的属于所述第二半导体层中的多数载体的所述电子群或所述空穴群的任一者，以进行内存抹除动作。

全文数据：

权利要求：

百度查询： 新加坡优尼山帝斯电子私人有限公司 使用半导体元件的内存装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD