申请/专利权人：中国电子科技集团公司第五十八研究所

申请日：2023-04-27

公开（公告）日：2023-07-21

公开（公告）号：CN116466223A

主分类号：G01R31/3177

分类号：G01R31/3177

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.08.08#实质审查的生效;2023.07.21#公开

摘要：本发明涉及集成电路技术领域，特别涉及一种基于新型BIST的FPGA逻辑资源测试方法及其结构，包括如下步骤：确定待测FPGA内部资源的被测模块BUT和比较模块BUC；基于硬件描述语言设计BIST电路结构，即：通过FPGA的EDA设计软件，基于硬件描述语言分别设计BIST电路的测试向量产生器TPG、被测模块BUT、比较模块BUC和输出响应分析器ORA四个模块；约束被测模块BUT和比较模块BUC模块，即：基于FPGA的EDA设计软件，对被测模块BUT和比较模块BUC进行位置约束；生成和下载比特流文件并进行实装板级测试验证。本发明用于解决现有FPGA内部资源测试效率低、测试配置次数过多和内建自测试结构复杂、TPG生成的测试序列不随机或随机但不能覆盖全地址以及通用性不强等问题。

主权项：1.一种基于新型BIST的FPGA逻辑资源测试方法，其特征在于，包括如下步骤：步骤一、确定待测FPGA内部资源的被测模块BUT和比较模块BUC；步骤二、基于硬件描述语言设计BIST电路结构，即：通过FPGA的EDA设计软件，基于硬件描述语言分别设计BIST电路的测试向量产生器TPG、被测模块BUT、比较模块BUC和输出响应分析器ORA四个模块；步骤三、约束被测模块BUT和比较模块BUC模块，即：基于FPGA的EDA设计软件，对被测模块BUT和比较模块BUC进行位置约束；步骤四、生成和下载比特流文件并进行实装板级测试验证，根据信号的信号灯亮灭判断输出结果。

全文数据：

权利要求：

百度查询： 中国电子科技集团公司第五十八研究所 一种基于新型BIST的FPGA逻辑资源测试方法及其结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD