申请/专利权人：德克萨斯仪器股份有限公司

申请日：2018-05-03

公开（公告）日：2023-12-01

公开（公告）号：CN108807527B

主分类号：H01L29/778

分类号：H01L29/778;H01L27/06

优先权：["20170504 US 15/587,021"]

专利状态码：有效-授权

法律状态：2023.12.01#授权;2020.05.15#实质审查的生效;2018.11.13#公开

摘要：本申请涉及具有栅极堆叠中的隧道二极管的IIIA族氮化物HEMT。一种增强型高电子迁移率晶体管HEMT150包括：衬底102、衬底上的IIIA族氮化物有源层104、有源层上的IIIA族氮化物阻挡层106以及至少一个隔离区域115，该隔离区域穿过阻挡层以在有源层上提供具有阻挡层的隔离有源区。阻挡层上存在p型GaN层116。栅极堆叠中的隧道二极管110包括n型GaN层110b、InGaN层110a和p型GaN层，其中InGaN层在p型GaN层上，n型GaN层在InGaN层上。栅电极114在n型GaN层上方。具有漏极触点的漏极120位于阻挡层上以提供对有源层的接触，并且具有源极触点的源极122位于阻挡层上以提供对有源层的接触。隧道二极管提供栅极触点以消除直接对p型GaN层形成栅极触点的需要。

主权项：1.一种形成晶体管的方法，其包含：在衬底上提供有源层，在所述有源层上提供IIIA族氮化物阻挡层，在所述IIIA族氮化物阻挡层上提供p型GaN层，在所述p型GaN层上提供InGaN层，在所述InGaN层上提供n型GaN层；形成至少一个隔离区域，所述至少一个隔离区域穿过所述阻挡层以在所述有源层上提供包含所述阻挡层的至少一个隔离有源区；通过对所述n型GaN层图案化以限定隧道二极管；在所述n型GaN层上方形成栅电极；在所述阻挡层上形成具有漏极触点的漏极；以及在所述阻挡层上形成具有源极触点的源极。

全文数据：具有栅极堆叠中的隧道二极管的IIIA族氮化物HEMT技术领域[0001]所公开的实施例涉及IIIA族氮化物例如，氮化镓高电子迀移率场效应晶体管HEMT〇背景技术[0002]氮化镓GaN是用于电子器件的常用的IIIA族氮化物材料，其中IIIA族元素诸如Ga似及硼、铝、铟和铊）有时也被称为13族元素。GaN是二元IIIAV族直接带隙半导体，其具有纤锌矿晶体结构。室温下相对宽的带隙3.4eV相比之下，硅在室温下具有1.leV的带隙赋予其特殊性能，从而广泛应用于光电子以及高功率和高频率电子器件。[0003]已知基于GaN的HEMT的特征在于具有不同带隙的两种材料之间的结以形成异质结或“异质结构”）AEMT结构基于非常高的电子迀移率，其被描述为二维电子气2DEG，由于压电效应和自然极化效应，该2DEG刚好形成在普通固有有源层其通常包含GaN上的阻挡层其通常包含AlGaN之间的异质结构界面以下。正如任何功率场效应晶体管FET器件那样，存在栅极、源电极和漏电极，其中源电极和漏电极各自包括触点，这些触点通常延伸穿过阻挡层的一部分以形成与有源层的表面中的下方2DEG的低电阻欧姆触点。[0004]已知的增强型E型）IIIA族氮化物HEMT通常利用金属栅极与阻挡层之间的p型GaN来提供增强型操作（阈值电压Vt0,因此正常情况下其截止）。镁Mg是在IIIA族氮化物材料中使用的用于掺杂该P型GaN层的常用的p型掺杂剂种类。发明内容[0005]提供本发明内容以便以简化形式介绍所公开的概念的简单的选择，这些概念将在以下具体实施方式包括提供的附图中进一步被描述。本发明内容不旨在限制要求保护的主题的范围。[0006]所公开的实施例认识到，已知的E型IIIA族氮化物HEMT利用Mg掺杂的GaN层作为金属栅极和阻挡层之间的P型GaN层以提供E型操作，其展现出不良的掺杂效率。该不良的掺杂效率是由于以下原因导致的：由作为掺杂剂的Mg在Ga中的深度性质对于在Ga晶格格点上的Mg，在室温下通常为0.2eV或更大导致的低电离百分比，使得高浓度的Mg需要在GaN中产生足够的空穴密度，并且Mg掺杂的GaN层的总导电率通常依然低。结果，为Mg掺杂的GaN层制造统一的低电阻栅极触点是困难的并且通常需要特殊金属栅极材料诸如，Pd、Ni、Pt和铟锡氧化物ITO以稍微降低串联栅极电阻，这些材料通常不能用于基于硅的制造设施中。[0007]所公开的E型IIIA族氮化物HEMT在栅极堆叠中增加隧道二极管，消除了直接对Mg掺杂的GaN层或其他p型GaN层形成栅极触点的需要。隧道二极管使得使用E型IIIA族氮化物HEMT的栅极的n型触点来代替p型触点。这提供了能够使用常规栅电极材料诸如在硅制造中通常可用的Ti或A1的优点。[0008]如本文所用以及本领域所知，对于作为分立器件使用，隧道二极管在其两侧均具有1018cnf3的最小掺杂水平的重掺杂，以提供通常在lOrnn数量级上的狭窄耗尽层宽度，这在操作中在其操作范围的一部分内提供了独特的负微分电阻。由于111A族氮化物半导体的大能量带隙，因此其被认为非常难以或几乎不可能在p型GaN层和n型GaN层之间没有InxGai-XN层下文称为InGaN层）的情况下发生隧穿，该InGaN层可以是p型掺杂的、n型掺杂的或随意掺杂的。已知InGaN是具有氮化镓GaN和氮化铟（inN的混合物的半导体材料，并且是三元III族V族直接带隙半导体，其带隙通过改变InGaN材料中的In的浓度而可调谐。InGaN被认为能够具有与GaN相比更狭窄的带隙，并且更重要的是被认为提供内置极化场以有助于相比传统的基于GaN的半导体二极管在更薄层中产生带偏移。此外，对于所公开的E型IIIA族氮化物HEMT，InGaN层的厚度被认为是新的可用的“解决方式knob”，其使得具有独立地增力口E型IIIA族氮化物HEMT的VT而不会负面地影响其导通电阻R0N的新器件设计能力。附图说明[0009]现在参考附图，这些附图不必按比例绘制，其中：[0010]图1是根据示例实施例的具有栅极堆叠中的隧道二极管的所公开E型IIIA族氮化物HEMT的截面图。[0011]图2A和图2B提供了针对没有栅极堆叠中的隧道二极管的E型IIIA族氮化物HEMT与根据示例实施例的具有栅极堆叠中的隧道二极管的所公开E型IIIA族氮化物HEMT的在栅极以下的区域中的能带图比较。[0012]图3示出根据示例实施例的所公开〗〗4族氮化物HEMT的栅极堆叠下方的区域中的作为深度的函数的能带图，其中所提供的插图示出在正向偏置下隧穿所示的InGaN层，其中示出相应的费米能级Ef4PEfn。[0013]图4示出根据示例实施例的在不同lnGaN层厚度的情况下所公开E型IIIA族氮化物HEMT的栅极堆叠下方的区域中的作为深度的函数的能带图。[0014]图5是根据示例实施例的示例1C的一部分截面图，该1C具有阈值为Vn的E型IIIA族氮化物HEMT功率器件、阈值为Vt4^E型低电压LVIIIA族氮化物HEMT器件，以及阈值为VT3的D型LV11IA族氮化物HEMT器件，其中VtiVt2Vt3^[0G15]图6A示出针对常规的非缓变隧道二极管异质结的在所公开E型IIIA族氮化物HEMT的栅极堆叠下方的区域中的作为深度的函数的能带图，而图6B示出根据示例实施例的针对缓变隧道二极管结的在所公开E型IIIA族氮化物HEMT的栅极堆叠下方的区域中的作为深度的函数的能带图，其中该缓变隧道二极管结呈现为InGaN层中的In浓度梯度变化以减小阻挡层。[0016]图7A-图7E示出对应于用于根据示例实施例形成具有栅极堆叠中的隧道二极管的E型IIIA族氮化物HEMT的示例方法的步骤的连续截面图。具体实施方式[0017]参照附图描述示例实施例，其中相似的附图标记用于指定类似或等效元件。动作或事件的所图示说明的顺序不应被理解为限制，因为一些动作或事件可以以不同的顺序发生和或与其他动作或事件同时发生。此外，一些图示说明的动作或事件并不是实施根据本公开的方法所必需的。[G018]而且，在没有进一步限制的情况下，本文所使用的术语“親合到”或“与…耦合”（或类似术语）旨在描述间接电连接或直接电连接。因此，如果第一器件“耦合”到第二器件，则该连接可以是通过直接电连接其中路径中仅存在寄生效应），或者通过经由包括其他器件和连接的中间物件进行的间接电连接。对于间接耦合，中间物件通常不修改信号的信息，但是可能调整其电流电平、电压电平和或功率电平。[0019]如本文所描述的，所公开的E型HEMT包括栅极堆叠中的隧道二极管，并且相比于已知的E型HEMT具有不同的栅极金属化。图1是具有栅极堆叠中的隧道二极管110的所公开的E型IIIA族氮化物HEMTE型HEMT150的截面图。所示出的3层堆叠包括n型GaN层110b、InGaN层110a和p型GaN层116，以形成隧道二极管110，其中InGaN层110a在p型GaN层116上，n型GaN层110b在InGaN层110a上。不像已知的E型HEMT那样，E型HEMT150利用n型GaN栅极触点（而不是已知的E型HEMT所需要的p型GaN栅极触点），该n型GaN栅极触点更易于形成和提供较低的R0N，相比于用于E型HEMT的常规p型GaN触点，该R0N也更加统一，并且如上述所，E型HEMT150可以利用通常可用于半导体制造的常规金属，诸如基于Ti、Al或TiN的金属或金属堆叠。[0020]E型HEMT150包含衬底102、衬底102上的至少一个IIIA族氮化物缓冲层103、缓冲层103上的IIIA族氮化物有源层（有源层）104,以及有源层104上的IIIA族氮化物阻挡层106。如本领域已知的，示出的2DEG被形成在有源层104中靠近其异质结处遍及其与阻挡层106的界面。阻挡层106、有源层104和缓冲层103通常都是衬底102上的外延层。图案化的掩模材料例如，光刻胶被用于蚀刻穿透阻挡层106以限定隔离区域115参见下面描述的图5中的隔离区域115，该隔离区域115为有源区提供边界。[0021]衬底102可以包含蓝宝石、硅、碳化硅SiC或GaN«JIIA族氮化物缓冲层103通常呈现在衬底102上，但当使用氮化镓GaN衬底时不需要该IIIA族氮化物缓冲层103。有源层104可以包括例如1nm到500Onm5ym的GaN。有源层104可以被形成为使得可能对电子迁移率具有不利影响的晶体缺陷最小化。有源层104通常是无掺杂的例如，无掺杂的GaN。[0022]阻挡层106可以包括例如1纳米到50纳米的AlxGai-xN或InxAlyGa卜x-yN。阻挡层106中的IIIA族元素的成分可以是例如5%到35%原子量的氮化铝和65%到95%原子量的GaN。在有源层104上形成阻挡层106产生了有源层104中的2DEG，该2DEG遍及有源层104与阻挡层106的界面并且刚好在阻挡层106的下面，该2DEG的电子密度为例如1X1012至2X1013cnf2。阻挡层106可以包括在阻挡层106的顶表面上的可选的包覆层例如，包含GaN。[0023]充当隔离掩模的图案化的掩模材料被用于形成隔离区域115,该隔离区域115在有源层104的顶部上至少限定来自阻挡层106的隔离有源区。通常没有阻挡层106的隔离区域115围绕有源层104上的具有阻挡层106的隔离有源区106104以提供所示的2DEG。使用图案化的掩模材料的隔离掩模可以包括例如通过光刻工艺形成的200纳米到2微米的光刻胶。形成隔离区域115可以包括台面蚀刻工艺。例如，可以使用灰度掩模随后进行蚀刻以提供圆形边缘来图案化全覆盖blanket阻挡层106。台面蚀刻工艺除了蚀刻穿透阻挡层106以外，也通常移除有源层104的一部分。[0024]栅极114、具有漏极触点的漏极120以及具有源极触点的源极122被形成在有源区106104内。栅极114被示出为形成在阻挡层106上的p型GaN层116上方。源极触点和漏极触点通常由掩模蚀刻工艺形成，该掩模蚀刻工艺选择性地蚀刻阻挡层106的厚度的一部分以延伸进入阻挡层106,从而提供与有源层104内的靠近阻挡层106与有源层104之间的界面的2DEG的良好低电阻欧姆接触。[0025]尽管在提供的视图中未示出，但源极122可以形成包围漏极的完整回路，并且漏极可以被配置为指状件finger。栅极114、包括漏极触点的漏极120以及包括源极触点的源极122通常全部包括金属。因为栅极区上的p型GaN层116,如上所述由于考虑接触电阻对P型GaN层116的接触是阻挡隧穿型接触，并且因此具有非常大的阻抗），因此源极和漏极通常需要使用诸如Ni、Pt、Pd或铟锡氧化物（IT0的金属使得该材料也用于栅极），这些材料通常在半导体制造中不可用。尽管未示出，但源极金属层和漏极金属层通常在阻挡层106的顶部上的介电层的顶部上并且在栅极114的上方以防止与栅极114短路。可以通过滅射形成相应的电极。[0026]在AlGaN用于阻挡层106的情况中，已知的E型HEMT的VT和R0N主要由阻挡层106例如，AlGaN的厚度和A1的百分比确定。因此对于该已知的E型HEMT，不可以通过阻挡层106例如，AlGaN的厚度和A1的百分比来独立控制VT和导通电阻R0N，因此使得通常在更加正的VT导致更高的R0N的情况下进行折中。可以设计p型GaN层116的掺杂浓度空穴浓度以独立于R0N控制Vt，但是非常难以获得确保一致的栅极接触电阻所需的统一的掺杂浓度空穴浓度，以及横跨整个1C器件的Vt。此外，难以在可以包含无掺杂的AlGaN的阻挡层106的上方直接生长P型GaN层116。因此，实际上没有允许将已知的E型HEMT的VT增加到更加正的电压电平而不增加R0N的“解决方式knob”。相比而言，所公开的E型HEMT储如，具有栅极堆叠中的隧道二极管的E型HEMT15〇提供另一解决方式，g卩InGaN层110a的厚度，以独立地增力口E型HEMT的VT而不增加R0N。[0027]InGaN层110a被p型掺杂例如，Mg或被n型掺杂都是可能的。此外，对InGaN层110a的掺杂可以不是刻意的，因为难以保持掺杂剂种类与包含掺杂的GaN材料的相邻层完全隔离，使得由于存储效应来自高温工艺的扩散而将可能存在无意的掺杂剂。这对于p型掺杂尤其如此。尽管InGaN层110a中不需要p型掺杂或n型掺杂，但隧道结11〇将依然如预期的那样起作用，即使存在P型掺杂或n型掺杂。[0028]因此所公开的E型IIIA族氮化物HEMT储如E型HEMT150通过在阻挡层106上方添加隧道二极管110而消除了己知的E型HEMT所需要的p型栅极触点的需要。IIIA族氮化物沿其c轴的自发特性和压电特性使得所公开的隧道二极管能够以低隧穿导通电压诸如大约IV跟随高电流密度。隧道二极管11〇使得对栅极金属使用n型顶部触点（例如，nsGaNgii〇b能够进行接触从而代替常规的p型顶部触点。硅si是基于ni-N材料中的主要的!1型掺杂剂种类，并且n型GaN比p型GaN展现出显著优越的传输特性，使得能够实现跨大范围（功率开关应用中的栅极宽度可以是几百毫米）的更低的接触电阻和更好的接触电阻的统一性。此外，由于E型HEMT的源极触点和漏极触点是n型的，因此栅极使用„型触点使得能够结合两个步骤，从而消除用于形成已知的E型HEMT的常规工艺流程中所需的掩模层、金属沉积和蚀刻步骤。[0029]如上所述，隧道二极管110的隧穿电压可以通过调整InGaNMu〇aW厚度来控制，该InGaN层ll〇a通常为35埃到100埃厚。通过降低InGaN层110a的厚度，可以增加隧道二极管110的隧穿电压。因此，E型HEMT的VT可以增加到超出已知的E型HEMT中的常规p型GaN116AlGaN阻挡层l〇6GaN有源层104堆叠的极限。此外，通过在一些HEMT中蚀刻掉p型GaN层116上方的n型GaN层110b和InGaN层110a从而选择性地蚀刻掉隧道二极管，可以为同一个管芯上的E型HEMT提供两个不同的Vt。[0030]图2A和图2B提供了针对没有栅极堆叠中的隧道二极管的E型ffiMT与具有栅极堆叠中的隧道二极管的所公开E型HEMT的在其栅极以下的区域中的能带图比较。y轴是电子能量，其针对以Mi为单位的从p型GaN层II6和阻挡层106之间的界面界面处深度=0的深度或距离进行描绘。示出了价带在底部和导带在顶部两者。导带和价带的边缘由示出为大约3.3eV的带隙能量隔开。对于E型HEMT150，n型GaN层110b具有500埃的厚度并且InGaN层110a具有64埃的厚度，并且对于没有栅极堆叠中的隧道二极管的E型HEMT和具有栅极堆叠中的隧道二极管110的E型HEMT150两者，p型GaN层116均具有600埃的厚度，并且具有4x1019cnf3的Mg掺杂和lx1019cnf3的Si掺杂。从该能带图比较中可以得到以下结论:在p型GaN层116上方添加隧道二极管110对能带结构下方不具有可测量的影响，因此维持通过保持在零伏的E型HEMT的栅极114来阻挡侧电流的相同的能力。[0031]图3示出根据示例实施例的所公开E型HEMT图1中的诸如E型HEMT150的栅极堆叠下方的区域中的作为深度的函数的能带图，其中再次示出价带（在底部）和导带（在顶部），其中提供的插图示出在正向偏置下空穴隧穿InGaN层110a，其中示出了两个相应的费米能级Efp和Efn。当对栅极114施加正偏置时，p型GaN层116中的空穴通过隧道二极管110如上所述，其是薄的）隧穿，并且朝向栅极114被扫出。因此2DEG“通道”将刚好形成在阻挡层106例如，AlGaN有源层104例如，GaN界面下方，从而在E型HEMT的漏极触点和源极触点之间施加电压的情况下允许电流流过有源层104。[0032]图4示出在不同InGaN层110a厚度的情况下所公开的E型HEMT的栅极堆叠下方的区域中的作为深度的函数的能带图，其中再次示出价带在底部）和导带在顶部）。该图证实InGaN层110a的不同厚度导致不同的能带偏移量。更小的能带偏移需要在发生隧穿之前施加更多的栅极电压，导致更高的VTJnGaN层的厚度值示出为64埃示出了最高能量）、54埃不出的中间能量）、和44埃示出了最低能量），证实了可以通过降低inGaN层ll〇a的厚度来增加隧穿电压，从而提供了用于增加E型HEMT的VT的附加解决方式。更薄的lnGaN层ll〇a意味着将有更小的能带偏移，需要更加正的偏置更高的Vt来强迫发生隧穿。因此，除了用于E型HEMT的仅仅是p型Ga喔116厚度掺杂和阻挡层1〇6例如，A1GaN厚度成分的常规解决方式之外，InGaN层110a的厚度是用于增加所公开的E型HEMT的Vt的附加解决方式。[0033]图5是示例1C500的一部分截面图，该1C具有阈值为VT1的E型HEMT功率器件示出为E型HEMT150’）、阈值为VT2的E型低电压LVHEMT器件示出为E型HEMT150”）、以及阈值为Vt3的耗尽⑼型LVHEMT器件示出为HEMT180JtOVtAVts。仅对于E型HEMT在栅极区上具有p型GaN层116，E型HEMT和D型HEMT可以在同一管芯上并且在制造期间在同一晶片上）被一起制造，以便将作为高VTE型高电压HEMT的功率开关器件与作为较低电压器件的包括较低VtE型HEMT和耗尽型HEMT的控制电路集成。然而，在没有再生长工艺的情况下，高电压功率开关E型器件的Vt和用于控制电路的低电压E型器件的Vt将是相同的。功率开关器件期望较高的Vt，而对于控制电路较低的VT通常是可取的。因此，所公开的实施例对于示出为£型HEMT150’的功率开关器件通过在阻挡层1〇6上方包括隧道二极管110而实现较高的Vt，并且对于示出为E型HEMT150”的控制电路器件通过在p型GaN层116上方不包括隧道二极管110例如，通过将其蚀刻掉）而实现较低的VT，以及通过在栅极区上缺乏隧道二极管和p型GaN层116来实现可选的D型HEMT180。如上所述，不同的E型HEMT的Vt值可以通过具有不同的InGaN层110a厚度来设置。、[0034]图6A示出针对非缓变隧道二极管异质结的在所公开E型HEMT的栅极堆叠下方的区域中的作为深度的函数的能带图。非缓变隧道二极管异质结是所公开的E型HEMT的隧道结的最简单实施方式。不同的曲线针对InGaN层110a的不同厚度，该厚度同样为64埃所示的取1¾㉟童）、54埃所不的中间能直）以及44埃所不的最低能量）。如目ij所述，亦出了价带在底部和导带在顶部两者。[0035]图eB示出针对缓变隧道二极管结的在所公开E型HEMT的栅极堆叠下方的区域中的作为深度的函数的能带图，其中该缓变隧道二极管结具有从0%到33%的InGaN层中的In浓度梯度变化以减小阻挡层，其中不同的曲线同样针对InGaN层110a的不同厚度。示出的四条曲线表示InGaN层110a的缓变区域的厚度从90埃以10埃为步长变化到120埃。从p型GaN116侧，In含量从0变到33%。类似地，从n型GaN110b侧，In含量从0变到33%。两侧都在超出InGaN层110a的一半厚度的范围内线性梯度变化。如前所述，示出了价带（在底部）和导带在顶部两者。由于在p型GaN层II6和n型GaN层110b以及InGaN层110a之间存在导带和价带偏移off-sets，因此存在有助于隧穿电阻的能量势垒所示的圆圈区域）。导带和价带偏移通常存在于GaN和InGaN之间，无论是p型掺杂还是n型掺杂。在图6B中示出的缓变隧道二极管结E型HEMT实施方式的情况下，不存在图GA中所述的能带偏移，从而允许E型HEMT的低电阻电流。[0036]图7A-图7E示出对应于用于根据示例实施例形成具有栅极堆叠中的隧道二极管的E型HEMT的示例方法的步骤的连续截面图。图7A中的起始材料被示出为包括n型GaN层110b、InGaN层110a、p型GaN层116和阻挡层106,其中n型GaN层110b在InGaN层110a上，InGaN层110a在p型GaN层116上，p型GaN层116在阻挡层106上。阻挡层106在IIIA族氮化物有源层104例如，GaN上，有源层104在至少一个IIIA族氮化物缓冲层103上，缓冲层103在衬底102上。图案化的掩模材料108在n型IIIA族氮化物层110b上。如上所述，衬底102可以包含蓝宝石、硅、硅碳化硅SiC或GaN。所示的IIIA族氮化物缓冲层103通常呈现在衬底102上，但当使用GaN衬底时不需要该IIIA族氮化物缓冲层103。衬底102上的所有层（IIIA族氮化物层ll〇b、InGaN层110a、p型IIIA族氮化物层116、阻挡层106、IIIA族氮化物有源层104和IIIA族氮化物缓冲层103可以在一个生长周期growthrun中放置在相同的反应器中而无需打破真空。[0037]n型GaN层110b、InGaN层110a、p型GaN层116、阻挡层106、有源层104和缓冲层103通常全部是在衬底102上诸如使用分子束外延MBE或金属有机气相沉积M0CVD形成的外延层。在一种布置中，衬底102包含硅，IIIA族氮化物有源层104包含未掺杂的GaN，阻挡层106包含AlGaN，并且p型GaN层116具有Mg和Si掺杂两者。示出在阻挡层106上的图案化掩模材料108例如，光刻胶用于限定隔离区域115参见下面描述的图7B中的隔离区域115，该隔离区域成为有源区有源层104上的阻挡层106的边界，HEMT被形成在该有源区中。[0038]图7B示出了在形成穿过n型GaN层11Ob、InGaN层110a、p型GaN层116和阻挡层106的至少一个隔离区域之后的处理中的（in-process示例E型HEMT，还示出了移除有源层104的一部分以在有源层104上提供包含阻挡层106的至少一个隔离有源区。然后掩模材料108将被剥离。[0039]图7C示出在限定包含n型GaN层110b、InGaN层110a和p型GaN层116的隧道二极管110之后的处理中的示例E型HEMT，其中n型GaN层110b在InGaN层110a上，InGaN层110a在p型GaN层116上。可以使用掩模蚀刻来蚀刻包含n型GaN层110b、InGaN层11Oa和p型GaN层116其中n型GaN层110b在InGaN层ll〇a上，InGaN层110a在p型GaN层116上）的堆叠以在管芯的一个或多个区域上限定隧道二极管110。为了形成图5中所示的在同一个管芯上具有不同％的已型器件的1C500,隧道二极管蚀刻工艺可以为HVE型HEMT15〇’限定隧道二极管以提供阈值电压VT1、可以移除隧道二极管以形成具有阈值电压vT2的LVE型HEMT150”，并且还可以移除隧道二极管并且然后以分开的步骤中移除p型IIIA族氮化物层116以形成具有Vt3的LVD型tffiMT180,其中VtOVtAVts。另一种方法在较早步骤处使用另一个掩模步骤蚀刻掉InGaN层110a和n型GaN层110b，并且以分开的步骤中蚀亥ijVnE型HEMT栅极堆叠和丫成型肥灯栅极堆叠。[0040]图7D示出在n型GaN层110b上方形成栅电极114之后的处理中的示例E型HEMT。该步骤可以在管芯或晶片上的其他器件上方形成栅电极114。如上所述，提供n型表面的隧道二极管110允许栅极金属包含包括钛Ti或铝的常规硅制造金属材料，诸如TiW或TiAlTiN金属堆叠。可替代地，其他金属堆叠可以包括TiAlNiAu堆叠、TiAl堆叠、TiAlNiTi堆叠、TiAlMoAu堆叠、NiAl堆叠或TiAuTi堆叠。[0041]在替代实施例中，可以使用自对准栅极制造流程。在该替代实施例中，单个掩模级level蚀刻用于栅极114的栅极金属以及n型GaN110bInGaN110ap型GaN116堆叠。在另一个实施例中，首先在“接入access”区域和除了为隧道二极管准备的栅极区域以外的所有其他区中蚀刻掉n型GaN110bInGaN110ap型GaN116堆叠，并且然后用于栅极114的栅极金属与图案化n型GaN110bInGaN110ap型GaN116重新对准。该重新对准方法通常包括:某种形式的沉积介电材料例如，SiN覆盖栅极堆叠，随后在介电材料中形成开口以提供对栅极的接触，随后形成栅极金属。[0042]图7E示出在形成漏极120和源极122之后的现在示出为150的处理中的示例E型HEMT，该漏极120具有在阻挡层106上示出的漏极触点以提供对有源层104的接触，该源极122具有在阻挡层106上示出的源极触点。尽管在图7E中未示出，但如上所述，源极的源极触点和漏极的漏极触点在阻挡层106的减薄区（thinnedareas中，以提供对有源层104中靠近阻挡层106和有源层104之间的界面的2DEG的良好低电阻欧姆接触。[0043]该步骤可以为管芯或晶片上的其他器件形成具有漏极触点的漏极120和具有源极触点的源极122。用于源极I22、漏极120和栅极114的金属可以在单次沉积且随后进行单次光刻层级中形成。可替代地，栅极114可以被沉积并且随后被限定，并且漏极120和源极122可以一起被沉积和限定。[0044]所公开的实施例可以用于形成半导体管芯，其可以集成到用于形成各种不同器件和相关产品的各种组装流程中。半导体管芯可以包括其中的各种元件和或其上的层，这些元件和或层包括阻挡层、介电层、器件结构、有源元件和无源元件包括源极区域、漏极区域、位线、基极、发射极、集电极、导线、导电通孔等）。然而，可以根据各种工艺来形成半导体管芯，包括双极晶体管、绝缘栅双极晶体管IGBT、CM0S、BiCM0S和MEMS。[0045]本公开相关领域的技术人员将认识到，在要求保护的发明的范围内，多种其他实施例和实施例的变体是可能的，并且在不偏离所公开的范围的情况下，可以对所描述的实施例进行进一步添加、删除、替换和修改。

权利要求：1.一种用于在衬底上形成增强型高电子迁移率晶体管即E型HEMT的方法，其包含：在所述衬底上提供有源层，在所述有源层上提供IIIA族氮化物阻挡层，在所述niA族氮化物阻挡层上提供P型GaN层，在所述p型GaN层上提供InGaN层，在所述InGaN层上提供n型GaN层；形成至少一个隔离区域，所述至少一个隔离区域穿过所述n型GaN层、所述InGaN层、所述p型GaN层和所述阻挡层以在所述有源层上提供包含所述阻挡层的至少一个隔离有源区；通过对所述InGaN层上的所述n型GaN层图案化以限定隧道二极管；在所述n型GaN层上方形成栅电极；在所述阻挡层上形成具有漏极触点的漏极以提供对所述有源层的接触；以及在所述阻挡层上形成具有源极触点的源极以提供对所述有源层的接触。2.根据权利要求1所述的方法，其中所述InGaN层是n型掺杂的。3.根据权利要求1所述的方法，其中所述InGaN层是p型掺杂的。4.根据权利要求1所述的方法，其中所述InGaN层包括沿厚度方向线性缓变In浓度，以用于降低所述隧道二极管的势垒电压。5.根据权利要求1所述的方法，其中所述InGaN层的厚度从35埃到100埃。6.根据权利要求1所述的方法，其中所述栅电极包含钛或铝。7.根据权利要求1所述的方法，其中所述E型HEMT是形成在所述衬底中或形成在所述衬底上的集成电路即1C的一部分。8.根据权利要求1所述的方法，其中所述E型HEMT是第一E型HEMT，并且进一步包含至少一个第二E型HEMT，所述方法进一步包含以下步骤:为所述第一E型HEMT和所述第二E型HEMT的所述InGaN层提供不同厚度，以便为所述第一E型HEMT提供相比于所述第二E型HEMT不同的阈值电压Vt。9.根据权利要求8所述的方法，提供所述不同厚度的所述步骤包含选择性地蚀刻所述n型GaN层和所述InGaN层，使得所述第二E型HEMT没有所述隧道二极管，而所述第一E型HEMT包括所述n型GaN层和所述InGaN层使得所述第一E型HEMT包括所述隧道二极管。10.—种增强型高电子迁移率晶体管，S卩E型HEMT，其包含：衬底；所述衬底上的IIIA族氮化物有源层；所述有源层上的IIIA族氮化物阻挡层；至少一个隔离区域，其穿过所述阻挡层以在所述有源层上提供包含所述阻挡层的至少一个隔离有源区；所述阻挡层上的P型GaN层；隧道二极管，其包含n型GaN层、InGaN层、所述p型GaN层，其中所述InGaN层在所述p型GaN层上，所述n型GaN层在所述InGaN层上；所述n型GaN层上方的栅极；漏极，其在所述阻挡层上具有漏极触点以提供对所述有源层的接触；以及源极，其在所述阻挡层上具有源极触点以提供对所述有源层的接触。11.根据权利要求10所述的E型HEMT，其中所述InGaN层是n型掺杂的。12.根据权利要求10所述的E型HEMT，其中所述InGaN层是p型掺杂的。13.根据权利要求10所述的E型HEMT，其中所述InGaN层包括沿厚度方向线性缓变的丄n浓度，以用于降低所述隧道二极管的势垒电压。14.根据权利要求10所述的E型HEMT，其中所述InGaN层的厚度从35埃到100埃。15.根据权利要求10所述的E型HEMT，其中所述衬底包含蓝宝石、硅或碳化硅即SiC。16.根据权利要求10所述的E型HEMT，其中所述栅极包含钛或铝。17.根据权利要求10所述的E型HEMT，其中所述E型ffiMT是形成在所述衬底中或形成在所述衬底上的集成电路即1C的一部分。18.根据权利要求10所述的E型HEMT，其中所述E型HEMT是第一E型HEMT，并且进一步包含至少一个第二E型HEMT，其中所述第一E型HEMT和所述第二E型HEMT的所述InGaN层具有不同厚度，以便为所述第一E型HEMT提供相比于所述第二E型HEMT不同的阈值电压Vt。19.根据权利要求18所述的E型HEMT，进一步包括所述1C上的耗尽型HEMT。20.根据权利要求10所述的E型HEMT，其中所述p型GaN层包括镁和硅掺杂两者。

百度查询： 德克萨斯仪器股份有限公司 具有栅极堆叠中的隧道二极管的IIIA族氮化物HEMT

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD