申请/专利权人：北京轩宇空间科技有限公司

申请日：2022-11-17

公开（公告）日：2023-12-19

公开（公告）号：CN117251313A

主分类号：G06F11/18

分类号：G06F11/18;G06F9/38

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.01.05#实质审查的生效;2023.12.19#公开

摘要：本发明涉及分支目标缓冲器容错设计领域，提出了一种基于全连接结构的L0BTB容错设计系统及方法，包括：将当前指令地址经过异或逻辑，获取当前指令地址的异或校验码；将当前指令地址和异或校验码拼接同时写入两个L0BTB；当前指令地址同时访问两个L0BTB，通过当前指令地址与目标指令地址进行比对，确定是否命中L0BTB；如果命中其中一个L0BTB，使能信号值为1，获取该表项内容并对该表项进行异或校验，如果该表项的异或校验值与表项中存储的校验值相同，则将该表项作为候选表项；根据获得的候选表项进行决策，如果校验结果表明，没有出现候选表项，则认为当前指令地址没有命中L0BTB。

主权项：1.基于全连接结构的L0BTB容错设计系统，其特征在于，包括：主-从冗余模块，包括两个L0BTB结构，两个结构完全相同，均包含多个表项，当进行L0BTB预测目标指令时，通过两个L0BTB结构输出预测结果；校验决策模块，包括两个校验模块和一个决策模块，两个校验模块分别对应于主模块和从模块，用于分别对两个L0BTB结构的预测结果进行校验，两个校验模块的结构完全一致，均输出使能信号和校验结果，如果使能信号和校验结果都为1，则说明该表项是候选表项，如果其中一个为0，则该表项认为不是可选的目标表项。

全文数据：

权利要求：

百度查询： 北京轩宇空间科技有限公司 基于全连接结构的L0 BTB容错设计系统及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD