申请/专利权人：中国电子科技集团公司第十四研究所

申请日：2023-11-27

公开（公告）日：2024-01-30

公开（公告）号：CN117472836A

主分类号：G06F13/42

分类号：G06F13/42

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.02.20#实质审查的生效;2024.01.30#公开

摘要：本发明公开了一种基于FPGA实现的CAN与SERDES转换器，属于雷达波束控制技术领域。本发明包括SERDES控制模块、数据管理模块和CAN控制模块；SERDES控制模块接收SERDES协议高速串行数据进行串并转换、编码或解码，与数据管理模块进行数据交互；以及输出转换后的SERDES协议高速串行数据；数据管理模块控制SERDES控制模块与CAN控制模块之间的数据缓存与调度；CAN控制模块将数据转换为CAN协议串行数据后输出；以及接收CAN协议串行数据转换为并行数据后发送给数据管理模块。本发明能同时将SERDES总线与CAN总线数据进行转换后输出，填补了CAN与高速串行接口转换的技术空白。

主权项：1.一种基于FPGA实现的CAN与SERDES转换器，实现CAN总线与SERDES总线之间协议转换，其特征在于，包括SERDES控制模块、数据管理模块和CAN控制模块；所述SERDES控制模块包括SERDES总线接口、PMA控制器、PCS控制器和用户总线接口；所述SERDES总线接口具有接收端口RXP和RXN、发送端口TXP和TXN，所述接收端口RXP和RXN接收待转换成CAN协议串行数据的SERDES协议高速串行数据，所述发送端口TXP和TXN输出转换后的SERDES协议高速串行数据；所述PMA控制器与SERDES总线接口相连接，对待转换的数据进行串并转换；所述PCS控制器与PMA控制器相连接，对待转换的数据进行编码或解码；所述用户总线接口连接PCS控制器和数据管理模块，与数据管理模块进行数据交互；所述数据管理模块连接在SERDES控制模块与CAN控制模块之间，根据外部控制指令控制SERDES控制模块与CAN控制模块之间的数据信号传输，对发送或接收的并行数据进行缓存与调度；所述CAN控制模块包括用户总线接口、发送FIFO、接收FIFO、位流时序控制器以及CAN总线接口；所述用户总线接口与数据管理模块进行数据交互；所述CAN总线接口具有串行发送端口TX和串行接收端口RX；所述发送FIFO将用户总线接口上待发送的并行数据进行缓存；所述位流时序控制器将从发送FIFO读取的并行数据转换为CAN协议串行数据后输出给CAN总线接口的串行发送端口TX；所述串行发送端口TX发送对SERDES协议高速串行数进行转换后的CAN协议串行数据；所述串行接收端口RX接收待转换成SERDES协议高速串行数据的CAN协议串行数据，并传送到所述位流时序控制器；所述位流时序控制器按照CAN协议将CAN协议串行数据转换为并行数据后输出给接收FIFO；所述接收FIFO缓存位流时序控制器输出的并行数据并与用户总线接口相连接。

全文数据：

权利要求：

百度查询： 中国电子科技集团公司第十四研究所 基于FPGA实现的CAN与SERDES转换器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD