申请/专利权人：西安微电子技术研究所

申请日：2023-11-08

公开（公告）日：2024-02-02

公开（公告）号：CN117497564A

主分类号：H01L29/06

分类号：H01L29/06;H01L21/74

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.02.23#实质审查的生效;2024.02.02#公开

摘要：本发明公开了一种改善P型埋层区域外延层错的结构及方法，属于半导体集成电路制造技术领域。针对双极产品流片过程中P型埋层区域外延层错较多的问题，通过在P型衬底上设有N埋区域和P埋区域，且将P埋区域与N埋区域间隔设置，再对P埋区域和N埋区域上设P型外延层，形成P型外延层时通过优化P埋推阱方法升温气氛解决高温过程氧刻蚀异常，降低氧化层厚度以及管控外延淀积前HCL预处理抛光速率规避P埋注入离子损伤层。通过本发明提出的结构及方法能够将产品P型埋层区域外延后层错数量由基线的400个以上降低至30个以内，从而解决现有技术中双极产品流片过程中P型埋层区域外延层错较多的问题，有效提升双极产品的参数一致性和可靠性。

主权项：1.一种改善P型埋层区域外延层错的结构，其特征在于，包括P型衬底1；在所述P型衬底1的上方设有N埋区域2和P埋区域3；所述N埋区域2与所述P埋区域3间隔设置；在所述N埋区域2和所述P埋区域3的上方设有N型外延层4。

全文数据：

权利要求：

百度查询： 西安微电子技术研究所 一种改善P型埋层区域外延层错的结构及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD