申请/专利权人：电子科技大学

申请日：2023-12-07

公开（公告）日：2024-02-13

公开（公告）号：CN117560012A

主分类号：H03M1/86

分类号：H03M1/86;H03M1/10;H03M9/00

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.03.01#实质审查的生效;2024.02.13#公开

摘要：本发明属于时间间隔信号产生领域，具体为一种基于SerDes的高分辨率DTC实现装置，包括：时钟模块、数据编码模块、SerDes采样发射模块和门信号分解模块；通过利用SerDes采样发射模块的将低速并行数据转换为高速串行数据，既方便FPGA内部的数据处理，又完成了所需的可视为高速串行数据的门信号的产生，且产生的时间间隔信号具有较宽的动态范围。此外，本发明的DTC实现过程中，其校准工作更加简单，实现难度更低、便于扩展。

主权项：1.一种基于SerDes的高分辨率DTC实现装置，包括：时钟模块、数据编码模块、SerDes采样发射模块和门信号分解模块，其特征在于：所述时钟模块，用于为数据编码模块和SerDes采样发射模块提供参考时钟信号；所述数据编码模块，用于获取应用系统中的时间参数，根据接收到的参考时钟信号和时间参数进行运算编码，生成一组并行数据，发送至SerDes采样发射模块；所述SerDes采样发射模块，用于根据收到的参考时钟信号对并行数据进行转换，得到门信号发送至门信号分解模块；所述门信号分解模块，将门信号分解成一个起始脉冲信号和一个结束脉冲信号，从而完成时间参数到时间间隔信号的转换；所述起始脉冲信号和结束脉冲信号均为阶跃信号。

全文数据：

权利要求：

百度查询： 电子科技大学 一种基于SerDes的高分辨率DTC实现装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD