申请/专利权人：杰创智能科技股份有限公司

申请日：2023-12-22

公开（公告）日：2024-03-08

公开（公告）号：CN117672317A

主分类号：G11C16/14

分类号：G11C16/14;G11C16/26;H03K19/094;H03K19/20

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.03.26#实质审查的生效;2024.03.08#公开

摘要：本发明提供一种基于EEPROM的数据处理电路，涉及集成电路技术领域，电路包括数据转存模块；数据转存模块包括：第一反相器、第二反相器、第一NMOS管、第二NMOS管、第一PMOS管和开关模块；本发明利用头尾相接的第一反相器和第二反相器对输入数据起锁存作用，减少了输入数据中的小尖刺，提高了输入数据处理的准确性，在对数据进行锁存后控制第二NMOS管或第一PMOS管择一导通，进而将锁存的数据从数据转存模块的输出端输出，第二NMOS管或第一PMOS管与数据转存模块的输出端之间还设置有开关模块，通过第一控制信号控制其导通或断开，进而控制是否将转存的数据输出，可以有效提高转存地址的准确性。

主权项：1.一种基于EEPROM的数据处理电路，其特征在于，包括数据转存模块；所述数据转存模块包括：第一反相器、第二反相器、第一NMOS管、第二NMOS管、第一PMOS管和开关模块；所述第一NMOS管的栅极作为所述数据转存模块的数据输入端，所述第一NMOS管的源极接地，所述第一NMOS管的漏极连接于所述第一反相器的输入端，所述第一反相器的输出端连接于所述第二反相器的输入端，所述第二反相器的输出端分别连接于所述第一反相器的输入端、所述第二NMOS管的栅极和第一PMOS管的栅极，所述第二NMOS管的源极接第一电平Vdd，所述第一PMOS管的源极接第二电平Vhh，所述第一电平Vdd小于所述第二电平Vhh，所述第二NMOS管的漏极分别连接于所述第一PMOS管的漏极和所述开关模块的输入端，所述开关模块的输出端作为所述数据转存模块的输出端，所述开关模块的控制端用于接收第一控制信号，所述第一控制信号用于控制所述开关模块导通或断开。

全文数据：

权利要求：

百度查询： 杰创智能科技股份有限公司 基于EEPROM的数据处理电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD