申请/专利权人：拉姆伯斯公司

申请日：2022-08-08

公开（公告）日：2024-03-19

公开（公告）号：CN117730371A

主分类号：G11C11/409

分类号：G11C11/409;G11C11/408

优先权：["20210810 US 63/231,637"]

专利状态码：在审-公开

法律状态：2024.03.19#公开

摘要：公开了存储器设备、模块、控制器、系统和相关联的方法。在一个实施例中，公开了一种动态随机存取存储器DRAM设备。DRAM设备包括存储器核心电路系统，该存储器核心电路系统包括被组织成存储体组的DRAM存储单元的阵列。每个存储体组包括多个存储体，其中多个存储体中的每个存储体包括多个可寻址列的DRAM存储单元。DRAM设备包括信号接口电路系统，该信号接口电路系统具有专用写入数据路径电路系统和专用读取数据路径电路系统。用于第一存储器事务的选择器电路系统选择性地将多个可寻址列的DRAM存储单元中的至少一个可寻址列耦合到专用读取数据路径电路系统或专用写入数据路径电路系统。

主权项：1.一种动态随机存取存储器DRAM设备，包括：存储器核心电路系统，包括被组织成存储体组的DRAM存储单元的阵列，每个存储体组包括多个存储体，所述多个存储体中的每个存储体包括多个可寻址列的DRAM存储单元；信号接口电路系统，包括单向写入数据路径电路系统；单向读取数据路径电路系统；以及选择器电路系统，用于第一存储器事务，用以选择性地将所述多个可寻址列的DRAM存储单元中的至少一个可寻址列的DRAM存储单元耦合到所述单向读取数据路径电路系统或所述单向写入数据路径电路系统。

全文数据：

权利要求：

百度查询： 拉姆伯斯公司 具有专用读写数据路径的低延迟动态随机存取存储器(DRAM)架构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD