申请/专利权人：上海奕瑞光电子科技股份有限公司

申请日：2020-09-14

公开（公告）日：2024-03-19

公开（公告）号：CN112415619B

主分类号：G01V5/22

分类号：G01V5/22

优先权：

专利状态码：有效-授权

法律状态：2024.03.19#授权;2021.03.16#实质审查的生效;2021.02.26#公开

摘要：本申请提供一种基于线阵探测器的高速大数据传输系统、方法、终端以及介质，包括：控制模块，用于控制各模块工作；传送模块，用于传送所述待检测物体；射线源模块，用于根据射线控制指令向所述传送模块发出射线；探测模块，用于接收穿透在所述传送模块上移动的所述待检测物体的射线，并将其转换为由各数字信号首尾相接而成的数据信息；处理与显示模块，用于处理所述数据信息并进行显示。解决了现有技术中由于单块数采板的负载能力不足，部分探测板和数采板之间还采用总线模拟信号传输数据的模式，不利于系统的长期稳定性并增加了整机成本等问题，本申请可以有效的提高帧率，实现至少2ms的传送带速度要求，提高了产品的竞争力；并且可以降低整机成本，降低系统集成的复杂度，提高整机系统的稳定性。

主权项：1.一种基于线阵探测器的高速大数据传输系统，其特征在于，所述系统包括：控制模块，用于控制各模块工作；传送模块，连接所述控制模块，用于传送待检测物体；射线源模块，连接所述控制模块，用于根据射线控制指令向所述传送模块发出射线；探测模块，用于接收穿透在所述传送模块上移动的所述待检测物体的射线，并将其转换为由各数字信号首尾相接而成的数据信息；处理与显示模块，连接所述探测模块，用于处理所述数据信息并进行显示；其中，所述探测模块包括：射线感应子模块，用于将每个周期采集到的射线分别转换为对应的模拟电信号；ASCI子模块，用于将当前周期输入的模拟电信号进行信号转换并输出上一周期的AD转换后的数字信号；FPGA子模块，包括：包含多个层级的储存单元，用于接收所述上一周期的数字信号并逐级向前一级传输，直至传输至最后一级以达成各数字信号的首尾相接；LVDS信号线模块，包括：一或多个LVDS管脚，连接所述FPGA子模块，用于对FPGA子模块中拆分的多段数据进行并行传输。

全文数据：

权利要求：

百度查询： 上海奕瑞光电子科技股份有限公司 基于线阵探测器的高速大数据传输系统、方法、终端以及介质

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD