申请/专利权人：高通股份有限公司

申请日：2022-07-11

公开（公告）日：2024-03-22

公开（公告）号：CN117751337A

主分类号：G06F1/10

分类号：G06F1/10

优先权：["20210816 US 17/402,884"]

专利状态码：在审-实质审查的生效

法律状态：2024.04.09#实质审查的生效;2024.03.22#公开

摘要：各种实施方案包括用于在多小芯片系统中提供基于睡眠时钟边沿的全局计数器同步的方法和系统。一种片上系统SoC可包括第一小芯片，该第一小芯片包括第一小芯片全局计数器子系统；以及第二小芯片，该第二小芯片包括第二小芯片全局计数器子系统。该SoC还可包括通信地耦合该第一小芯片和该第二小芯片的接口总线，以及被配置为向该第一小芯片和该第二小芯片提供睡眠时钟的功率管理集成电路PMIC。该第一小芯片可被配置为跨该接口总线将全局计数器同步脉冲触发传输到该第二小芯片。该第二小芯片可被配置为响应于接收该全局计数器同步脉冲触发来在该睡眠时钟的睡眠时钟同步边沿处将全局计数器同步值加载到该第二小芯片全局计数器子系统中。

主权项：1.一种片上系统SoC，包括：第一小芯片，所述第一小芯片包括第一小芯片全局计数器子系统；第二小芯片，所述第二小芯片包括第二小芯片全局计数器子系统；接口总线，所述接口总线通信地耦合所述第一小芯片和所述第二小芯片；和功率管理集成电路PMIC，所述功率管理集成电路PMIC被配置为向所述第一小芯片和所述第二小芯片提供睡眠时钟，其中：所述第一小芯片被配置为跨所述接口总线将全局计数器同步脉冲触发传输到所述第二小芯片；并且所述第二小芯片被配置为响应于接收所述全局计数器同步脉冲触发来在所述睡眠时钟的睡眠时钟同步边沿处将全局计数器同步值加载到所述第二小芯片全局计数器子系统中。

全文数据：

权利要求：

百度查询： 高通股份有限公司 用于小芯片系统中的基于睡眠时钟边沿的全局计数器同步的系统和方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD