申请/专利权人：成都信息工程大学

申请日：2023-11-09

公开（公告）日：2024-03-22

公开（公告）号：CN117749103A

主分类号：H03D7/14

分类号：H03D7/14

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.09#实质审查的生效;2024.03.22#公开

摘要：本发明公开一种线性度增强的CMOS混频器电路，应用于射频集成电路领域，具体的公开了一种线性度增强的CMOS混频器电路，包括射频跨导输入级、本振开关输入级、中频输出负载级、有源阻抗级。本发明使用CMOS互补的射频输入跨导级，获得电流复用和注入双重效果，降低混频器的功耗和噪声；使用反相器和电容的组合形成有源感抗，来吸收开关管尾结点的寄生电容，减小电感的直接使用带来的版图面积过大的问题；使用电容交叉耦合的有源负阻级来补偿尾结点的有限阻；有源负阻级、感抗级组合成为有源阻抗级，可以提高混频器电路的线性度。

主权项：1.一种线性度增强的CMOS混频器电路，其特征在于，包括射频跨导输入级、本振开关输入级、中频输出负载级、有源阻抗级；所述射频跨导输入级从左到右依次记为：第一射频跨导NMOS、第一射频跨导PMOS、第二射频跨导NMOS、第二射频跨导PMOS；所述第一射频跨导NMOS栅极接射频输入信号RF+和偏置电压VB1，漏极接有源阻抗Z+，源极接地GND；所述第一射频跨导PMOS栅极接偏置电压VB3，漏极接有源阻抗Z+，源极接电源电压VDD；所述第二射频跨导NMOS栅极接射频输入信号RF-和偏置电压VB1，漏极接有源阻抗Z-，源极接地GND；所述第二射频跨导PMOS栅极接偏置电压VB3，漏极接有源阻抗Z-，源极接电源电压VDD；所述本振开关级从左到右依次记为：第一开关级NMOS、第二开关级NMOS、第三开关级NMOS、第四开关级NMOS；所述第一开关级NMOS栅极接本振信号LO+和偏置电压VB2，源极接有源阻抗Z+，漏极接中频输出信号IF+；所述第二开关级NMOS栅极接本振信号LO-和偏置电压VB2，源极接有源阻抗Z+，漏极接中频输出信号IF-；所述第三开关级NMOS栅极接本振信号LO-和偏置电压VB2，源极接有源阻抗Z-，漏极接中频输出信号IF-；所述第四开关级NMOS栅极接本振信号LO+和偏置电压VB2，源极接有源阻抗Z-，漏极接中频输出信号IF-；所述的中频输出负载级从左到右依次记为：第一负载电阻、第二负载电阻；所述第一负载电阻一端接中频输出信号IF+，一端接电源电压VDD；所述第二负载电阻一端接中频输出信号IF-，一端接电源电压VDD。所述有源阻抗级包括有源电阻级和有源感抗级；所述有源电阻级一段接Z+，一端接Z-；所述有源感抗级一段接Z+，一端接Z-。

全文数据：

权利要求：

百度查询： 成都信息工程大学 一种线性度增强的CMOS混频器电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD