申请/专利权人：南京邮电大学;南京邮电大学南通研究院有限公司

申请日：2023-01-31

公开（公告）日：2024-04-16

公开（公告）号：CN115799260B

主分类号：H01L27/092

分类号：H01L27/092;H01L21/8238

优先权：

专利状态码：有效-授权

法律状态：2024.04.16#授权;2023.04.04#实质审查的生效;2023.03.14#公开

摘要：本发明公开一种负电容围栅纳米片晶体管结构CMOS反相器及其制造方法，属于基本电气元件的技术领域。负电容围栅纳米片结构CMOS反相器包括一个P型负电容围栅纳米片晶体管和一个N型负电容围栅纳米片晶体管。每个负电容围栅纳米片晶体管包括：衬底、有源区和环绕式栅极；有源区包括源漏和多层纳米片结构，纳米片由侧墙和内侧墙共同支撑。环绕式栅极由依次包围覆盖在纳米片外围的氧化层、铁电材料层和金属栅组成，从而产生负电容效应，该铁电材料层具有电压放大功能，可降低器件的亚阈值摆幅到60mVdecade以下。有效改善CMOS反相器的电压转移特性，进一步微缩CMOS反相器特征尺寸，提高器件集成度。

主权项：1.一种负电容围栅纳米片晶体管结构CMOS反相器，包括：制备在同一衬底上的一个P型负电容围栅纳米片晶体管和一个N型负电容围栅纳米片晶体管，所述P型负电容围栅纳米片晶体管与N型负电容围栅纳米片晶体管之间具有浅沟道隔离区；其特征在于，每个负电容围栅纳米片晶体管均包含：漏极、源极、至少两层纳米片、环绕式栅极，所述至少两层纳米片的一端与漏极之间具有一个侧墙，至少两层纳米片的另一端与源极之间具有一个侧墙，每个侧墙上具有露出至少两层纳米片一端的内侧墙，所述漏极与至少两层纳米片的一端接触，所述源极与至少两层纳米片的另一端接触，所述环绕式栅极包括：氧化层、铁电材料层、金属栅，所述氧化层包围覆盖每一层纳米片，所述铁电材料层包围覆盖所述氧化层，所述金属栅包围覆盖所述铁电材料层；所述一种负电容围栅纳米片晶体管结构CMOS反相器的制造方法，包括如下步骤：步骤1，制备衬底；步骤2，在所述衬底上外延锗硅化合物层与纳米片交替的叠层结构，所述叠层结构包含至少两层纳米片；步骤3，刻蚀所述叠层结构，形成P型负电容围栅纳米片晶体管鳍式构造和N型负电容围栅纳米片晶体管鳍式构造；步骤4，制备P型负电容围栅纳米片晶体管与N型负电容围栅纳米片晶体管之间的浅沟道隔离区；步骤5，制备跨接P型负电容围栅纳米片晶体管鳍式构造与N型负电容围栅纳米片晶体管鳍式构造的伪栅；步骤6，在所述伪栅的两侧制备跨接P型负电容围栅纳米片晶体管鳍式构造与N型负电容围栅纳米片晶体管鳍式构造的侧墙；步骤7，在侧墙上制备露出叠层结构中纳米片两端的内侧墙；步骤8，刻蚀P型负电容围栅纳米片晶体管源漏位置两侧的侧墙以及N型负电容围栅纳米片晶体管漏源位置两侧的侧墙，在刻蚀后的侧墙外延形成P型负电容围栅纳米片晶体管的源极和漏极、以及N型负电容围栅纳米片晶体管的源极和漏极，向源极和漏极注入高掺杂离子后，对源极和漏极进行高温退火处理；步骤9，去除伪栅；步骤10，刻蚀叠层结构中剩余的锗硅化合物层，释放沟道；步骤11，在纳米片表面逐层沉积氧化层材料，形成包围覆盖纳米片的氧化层；步骤12，在步骤11形成的氧化层的外周逐层沉积铁电材料，形成包围覆盖氧化层的铁电材料层；步骤13，在步骤12形成的铁电材料层的外周逐层沉积高k介质材料，形式包围覆盖铁电材料层的金属栅；步骤14，在步骤13制得的芯片表面淀积引线金属层，刻蚀覆盖侧墙的引线金属层，形成金属布线。

全文数据：

权利要求：

百度查询： 南京邮电大学;南京邮电大学南通研究院有限公司 一种负电容围栅纳米片结构CMOS反相器及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD