申请/专利权人:深圳大普微电子股份有限公司
申请日:2023-12-15
公开(公告)日:2024-03-22
公开(公告)号:CN117746966A
主分类号:G11C29/56
分类号:G11C29/56;G06F11/07
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.04.09#实质审查的生效;2024.03.22#公开
摘要:本申请实施例涉及存储设备应用领域,公开了一种注错测试系统、注错测试方法及相关装置,注错测试系统包括注错信息处理系统,注错信息处理系统包括主处理器和协处理器,通过主处理器用于根据注错信息中的命令错误类型,配置第一命令结构体中的错误类型标记位,并将第一命令结构体传输至协处理器,协处理器用于接收第一命令结构体,根据错误类型标记位更改操作状态中的第一标记位,或者更改闪存就绪状态中的就绪标志,以生成相应类型的擦除错误或编程错误,本申请能够根据需求灵活注入擦除错误或编程错误,并且无需批量规模测试就能稳定产生错误,从而提高注入擦除错误或编程错误的效率。
主权项:1.一种注错测试系统,其特征在于,所述注错测试系统应用于掉电非易失性设备,所述注错测试系统包括注错信息处理系统,所述注错信息处理系统用于根据注错信息向掉电非易失性设备注入擦除错误或编程错误,所述注错信息处理系统包括主处理器和协处理器;所述主处理器用于根据注错信息中的命令错误类型,配置第一命令结构体中的错误类型标记位,并将所述第一命令结构体传输至所述协处理器;所述协处理器用于接收所述第一命令结构体,并根据所述错误类型标记位更改操作状态中的第一标记位,或者更改闪存就绪状态中的就绪标志,以生成相应类型的擦除错误或编程错误,其中,所述操作状态包括写入状态或擦除状态。
全文数据:
权利要求:
百度查询: 深圳大普微电子股份有限公司 注错测试系统、注错测试方法及相关装置
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。