申请/专利权人:株式会社东芝;东芝电子元件及存储装置株式会社
申请日:2023-02-20
公开(公告)日:2024-03-22
公开(公告)号:CN117746929A
主分类号:G11C7/06
分类号:G11C7/06;G11C11/4091;G11C11/4096;G11C11/4099;G11C11/408
优先权:["20220922 JP 2022-151634"]
专利状态码:在审-实质审查的生效
法律状态:2024.04.09#实质审查的生效;2024.03.22#公开
摘要:实施方式提供能够减少位线侧输入与参考电位侧输入的电容差的影响、增大读出裕度、进行可靠性高的动作的读出放大器电路以及半导体存储装置。实施方式的读出放大器电路是以从一对输入端子的各个输入端子向对应的栅极端子输入的方式将输入信号输入至读出放大器主体部的互补型且闩锁型的读出放大器电路,其中,具备:分离栅极,在读出放大器主体部有效地成为使能状态之前,将输入端子与对应的栅极端子电分离;以及电容元件,分别连接于栅极端子与电源之间,并且彼此电容相等。
主权项:1.一种读出放大器电路,是以从一对输入端子的各个输入端子向对应的栅极端子输入的方式将输入信号输入至读出放大器主体部的互补型且闩锁型的读出放大器电路,其中,具备:分离栅极,在所述读出放大器主体部有效地成为使能状态之前,将所述输入端子与对应的栅极端子电分离;以及电容元件,分别连接于所述栅极端子与电源之间,并且彼此电容相等。
全文数据:
权利要求:
百度查询: 株式会社东芝;东芝电子元件及存储装置株式会社 读出放大器电路以及半导体存储装置
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。