申请/专利权人：珠海杰赛科技有限公司;广州杰赛电子科技有限公司;中电科普天科技股份有限公司

申请日：2023-12-08

公开（公告）日：2024-03-22

公开（公告）号：CN117750644A

主分类号：H05K3/10

分类号：H05K3/10;H05K3/30;H05K3/22

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.09#实质审查的生效;2024.03.22#公开

摘要：本发明属于PCB板技术领域，公开了一种焊盘侧壁全包金的印制电路板的制作方法。该制作方法包括：S1、提供基板，在基板上贴干膜，曝光显影后露出镀金焊盘区域和边框位置的电镀夹点；S2、镀金，得到镀金的焊盘顶面；S3、褪膜，贴干膜，曝光显影后露出需去铜面区域，蚀刻去铜；S4、褪膜，在基板上贴干膜，曝光显影后干膜覆盖焊盘的顶面和铜面，露出焊盘的侧壁；S5、沉金，在焊盘的侧壁形成金层，制得焊盘侧壁全包金的印制板。该制作方法能够实现电路板的焊盘侧壁全包金，避免工艺导线的残留，提高焊盘尺寸精度；且使得镀金电路板的设计不受镀金焊盘间距大小的限制，提升了镀金电路板的可设计性和可制造性。

主权项：1.一种焊盘侧壁全包金的印制电路板的制作方法，其特征在于，包括以下步骤：S1、提供基板，在基板上贴干膜，曝光显影后露出镀金焊盘区域和边框位置的电镀夹点；S2、对镀金焊盘区域进行镀金，得到镀金的焊盘顶面；S3、褪膜，贴干膜，曝光显影后露出需去铜面区域，蚀刻去铜；S4、褪膜，在基板上贴干膜，曝光显影后所述干膜覆盖焊盘的顶面和铜面，露出焊盘的侧壁；S5、沉金，在焊盘的侧壁形成金层，制得焊盘侧壁全包金的印制板。

全文数据：

权利要求：

百度查询： 珠海杰赛科技有限公司;广州杰赛电子科技有限公司;中电科普天科技股份有限公司 一种焊盘侧壁全包金的印制电路板的制作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD