申请/专利权人：英飞凌科技有限责任公司

申请日：2018-07-12

公开（公告）日：2024-03-22

公开（公告）号：CN117750773A

主分类号：H10B43/40

分类号：H10B43/40;H10B43/30;H01L21/336;H01L29/78;H01L21/265;H01L21/28;H01L21/285;H01L29/45;H01L29/49;H10B41/30;H10B41/49

优先权：["20170719 US 62/534,463","20171220 US 15/848,327"]

专利状态码：在审-实质审查的生效

法律状态：2024.04.09#实质审查的生效;2024.03.22#公开

摘要：本申请涉及用薄栅极多晶硅形成高电压晶体管的方法。公开了一种半导体器件及其制造方法。该方法包括在外围区域中的衬底的表面上形成的栅极电介质上沉积多晶硅栅极层，在多晶硅栅极层上形成电介质层，以及在电介质层上沉积高度提高HE膜。然后，对HE膜、电介质层、多晶硅栅极层和栅极电介质进行图案化，以便在外围区域中形成高压场效应晶体管HVFET栅极。执行高能量注入以在邻近HVFET栅极的衬底中的源极区域或漏极区域中形成至少一个轻掺杂区域。然后去除HE膜，并在外围区域中的衬底上形成低压LV逻辑FET。在一个实施例中，LV逻辑FET是高k金属栅极逻辑FET。

主权项：1.一种制造半导体器件的方法，包括：在外围区域中的衬底的表面上形成的栅极电介质上沉积多晶硅栅极层；在所述多晶硅栅极层上形成电介质层；在所述电介质层上沉积高度提高HE膜；针对将要在所述外围区域中形成的高压场效应晶体管HVFET栅极对所述HE膜、所述电介质层、所述多晶硅栅极层和所述栅极电介质进行图案化；执行高能量注入，以在邻近所述HVFET栅极的所述衬底中的源极或漏极SD区域中形成至少一个轻掺杂区域；去除所述HE膜；和在所述外围区域中形成低压LV逻辑FET，其中所述LV逻辑FET是高k金属栅极HKMG逻辑FET。

全文数据：

权利要求：

百度查询： 英飞凌科技有限责任公司 用薄栅极多晶硅形成高电压晶体管的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD