申请/专利权人：苏州首传微电子有限公司

申请日：2023-12-28

公开（公告）日：2024-03-22

公开（公告）号：CN117742434A

主分类号：G05F1/56

分类号：G05F1/56

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.09#实质审查的生效;2024.03.22#公开

摘要：本发明提供了一种带隙基准源电路及原位背景校准方法，带隙基准源电路包括第一PMOS管、第二PMOS管、第三PMOS管、第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、误差放大器、电阻单元、失调校正单元、电压比较单元和校正码调节单元，电压比较单元用于比较第一PMOS管的源极端输入线上电压、第二PMOS管的源极端输入线上电压和第三PMOS管的源极端输入线上电压相互之间的大小，以及比较第一PMOS管的漏极电压和第二PMOS管的漏极电压的大小，校正码调节单元用于根据电压比较单元的比较结果调整电阻单元的电阻值或调整第二PMOS管和第三PMOS管的宽长比，校正码调节单元还用于根据电压比较单元的比较结果调整失调校正单元，减少了带隙基准源电路输出的电压误差。

主权项：1.一种带隙基准源电路，其特征在于，包括第一PMOS管、第二PMOS管、第三PMOS管、第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、误差放大器、电阻单元、失调校正单元、电压比较单元和校正码调节单元，所述第一PMOS管的源极、所述第二PMOS管的源极和所述第三PMOS管的源极均与所述电阻单元连接，所述第一PMOS管的栅极与所述第二PMOS管的栅极、所述第三PMOS管的栅极和所述误差放大器的输出端连接，所述第一PMOS管的漏极与所述第一三极管的发射极连接，所述第一三极管的基极和集电极均接地，所述第二PMOS管的漏极与所述第一电阻的一端连接，所述第一电阻的另一端与所述第二三极管的发射极连接，所述第二三极管的基极和集电极均接地，所述第三PMOS管的漏极与所述第二电阻的一端连接，所述第二电阻的另一端与所述第三三极管的发射极连接，所述第三三极管的基极和集电极均接地，所述失调校正单元用于调整所述第一PMOS管的漏极电压以及所述第二PMOS管的漏极电压，所述电压比较单元用于比较所述第一PMOS管的源极端输入线上电压、所述第二PMOS管的源极端输入线上电压和所述第三PMOS管的源极端输入线上电压相互之间的大小，以及比较所述第一PMOS管的漏极电压和所述第二PMOS管的漏极电压的大小，所述校正码调节单元用于根据所述电压比较单元的比较结果调整所述电阻单元的电阻值或调整所述第二PMOS管和所述第三PMOS管的宽长比，所述校正码调节单元还用于根据所述电压比较单元的比较结果调整所述失调校正单元。

全文数据：

权利要求：

百度查询： 苏州首传微电子有限公司 带隙基准源电路及原位背景校准方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD