申请/专利权人：上海领矽半导体有限公司

申请日：2017-07-24

公开（公告）日：2024-03-22

公开（公告）号：CN107689370B

主分类号：H01L27/02

分类号：H01L27/02;H01L21/04

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2018.03.13#实质审查的生效;2018.02.13#公开

摘要：本发明公开了一种高对称性能双向瞬态电压抑制器的制造方法，通过调整纵向NPN结构中的上下两部分N型掺杂浓度梯度和结深，尽可能匹配上下两个PN结物理特性，从而获得两端各个性能参数的高度对称和最优。基于该发明制作的双向瞬态电压抑制器的两端性能指标相差在5％以内，几乎可以认为完全对称，而且彼此之间没有性能损失。

主权项：1.一种高对称性能双向瞬态电压抑制器的制造方法，其特征在于，包括以下步骤：步骤01.准备N型掺杂衬底，在所述N型掺杂衬底上生长P型补偿外延层与P型基区外延层；所述P型补偿外延层的浓度大于P型基区外延层；步骤02.在P型基区外延的基础上，使用光刻定义出上部PN结的N型掺杂区域，在N型掺杂区域内首先做一步高能N型离子注入，紧接着再做一步N型离子注入，两步离子注入完成以后，进入炉管结合使用氧化增强扩散进行高温退火，完成上部PN结的N型掺杂区的扩散形成；步骤03.上部PN结的N型掺杂区的周围形成深槽隔离区；步骤04.在深槽隔离区通过光刻和湿法刻蚀打开接触孔淀积介质层，再淀积金属层作为上电级；步骤05.完成上电级金属层的刻蚀，淀积钝化层，保护并刻开压焊脚，根据封装体的要求减薄晶圆背面厚度，再做背面金属化形成下电极。

全文数据：高对称性能双向瞬态电压抑制器及其制造方法技术领域[0001]本发明涉及半导体器件及其制造技术领域，具体地说，是一种高对称性能双向瞬态电压抑制器及其制造方法。背景技术[0002]瞬态电压抑制器TVS，transientvoltagesuppressor是在稳压管工艺基础上发展起来的一种新产品，当TVS两端经受瞬间的高能量冲击时，它能以极高的速度使其阻抗骤然降低，同时吸收一个大电流，将其两端间的电压箝位在一个预定的数值上，从而确保后面的电路元件免受瞬态高能量的冲击而破坏，因此，TVS在电压瞬变和浪涌的防护上得到了广泛的应用。[0003]TVS管广泛应用于各种消费类、通信、安防等行业的电子产品之中，尤其目前的电子产品芯片集成度越来越高，主芯片临界尺寸越做越小甚至到达10纳米级别，自然而然主芯片的静电承受能力也越来越脆弱。与此同时，电子产品本身的功能越来越多，其版级电路使用的半导体元器件越来越多，布线也越来越复杂，更容易在使用过程中出现静电、浪涌等过压和过流的情况。此时高性能的TVS管越来越多的被使用和重视。[0004]通用型的双向TVS管，具有适用性高、兼容性好，而且SMT贴片可靠度优良等特点，因而已经被几乎所有的电子产品厂商定为通用料来选用。据统计仅在中国市场，此类通用型双向TVS管的每个月用量，早已达到10亿颗以上，市场价值巨大，同时对芯片成本的要求非常高。[0005]因纵向结构的双向TVS管，具有面积小成本低的优点，目前已成为市面上的主流。纵向结构双向TVS利用垂直的NPN结构，即两个背靠背的PN二极管，来实现双向耐压，同时较薄的P型相当于寄生NPN三极管的基区，当外部电压超过PN二极管击穿电压后，触发三极管snapback电压回扫，负阻特性特性来拉低残压钳位电压）。然而，实际上晶圆制作过程中，上下两个N型掺杂区的浓度、结深等差别很大，所以导致TVS两端的性能不一致，包括两端的击穿电压触发电压、静电能力、浪涌能力、残压等性能指标彼此相差30%以上，正向一端的浪涌性能尤为差，反向的击穿电压高且snapback能力弱，而实际SMT贴片是不分方向的。[0006]传统的纵向结构双向TVS管，如附图1所示，传统现有技术的结隔离型纵向结构双向TVS的器件剖面图，由于其上下两个PN结物理特性相差较大，使得该型TVS的两端各方面性能差异很大，其中一端的性能实质上下降30%左右。两端性能有很大差异的根本原因在于上下两个PN结的浓度梯度和耗尽区宽度差异很大，浓度梯度主要决定击穿电压，耗尽区宽度同时也决定了寄生NPN三极管的触发和snapback难易度。由于上部的N型掺杂一般是通过离子注入加退火的工艺实现，其扩散的分布是高斯分布，结深较浅耗尽区较窄；而下部的PN结是由N型浓掺杂衬底向P型基区外延扩散形成，其扩散机制是定表面浓度扩散，而且在整个晶圆工艺过程中经过的高温热处理过程也多于上部的PN结，因而下部的PN结的结深较深，耗尽区也较宽。发明内容[0007]本发明的目的是针对现有技术中的不足，提供一种高对称性能双向瞬态电压抑制器的制造方法，通过调整纵向NPN结构中的上下两部分N型掺杂浓度梯度和结深，尽可能匹配上下两个PN结物理特性，从而获得两端各个性能参数的高度对称和最优。基于该发明制作的双向瞬态电压抑制器的两端性能指标相差在5%以内，几乎可以认为完全对称，而且彼此之间没有性能损失。[0008]为实现上述目的，本发明采取的技术方案是:一种高对称性能双向瞬态电压抑制器的制造方法，包括以下步骤：[0009]步骤01.准备N型掺杂衬底，在所述N型掺杂衬底上生长补偿外延层与P型基区外延层；[0010]步骤02.在P型基区外延的基础上，使用光刻定义出上部PN结的N型掺杂区域，在N型掺杂区域内首先做一步高能离子注入，紧接着再做一步离子注入，两步离子注入完成以后，进入炉管结合使用氧化增强扩散进行高温退火，完成上部PN结的N型掺杂区的扩散形成;这里再N型掺杂区扩散形成的过程中，在TVS上部PN结的N型大剂量注入之前，加入一步高能中束流同型杂质注入，同时结合使用OED氧化增强扩散（OxidationEnhancedDiffusion，增大TVS上部PN结的结深，加宽耗尽区宽度。[0011]步骤03.上部PN结的N型掺杂区的周围形成深槽隔离区；[0012]步骤04.在深槽隔离区通过光刻和湿法刻蚀打开接触孔淀积介质层，再淀积金属层作为上电级；[0013]步骤05.完成上电级金属层的刻蚀，淀积钝化层，保护并刻开压焊脚，根据封装体的要求减薄晶圆背面厚度，再做背面金属化形成下电极。[00M]进一步地，步骤01包括先在所述N型掺杂衬底上生长一层补偿外延层，然后在补偿外延层上继续生长P型基区外延层、或者补偿外延层与P型基区外延层同时生长。通过在P型基区外延层生长之前，先长或者同时生长一层浓度更浓的补偿外延层，补偿部分衬底一侧的N型杂质的扩散，降低TVS下部PN结的结深，收窄N型衬底和P型基区之间的过渡区和该PN结的耗尽区宽度。[0015]进一步地，步骤02中所述高温退火温度为IHKTC，高温退火时间两小时。[0016]进一步地，步骤03包括通过干法刻蚀深槽，并利用低压热解正硅酸乙酯的方式在深槽中淀积SiO2形成深槽隔离。[0017]利用上述制造方法制造而成的高对称性能双向瞬态电压抑制器，包括:N型掺杂衬底、生长于N型衬底上的补偿外延层和P型基区外延层、N型掺杂区、上电极、下电极、介质层、深槽隔离区。[0018]进一步地，所述补偿外延层介于N型掺杂衬底和P型基区外延层之间，形成下部PN结。[0019]进一步地，所述N型掺杂区扩散形成于P型基区外延层之上，作为上部PN结。[0020]进一步地，所述深槽隔离区设于N型掺杂区的四周，深槽开口尺寸lum，刻蚀深度10um〇[0021]进一步地，所述介质层沉积于上电极与深槽隔离区之间。[0022]进一步地，所述上电极是沉积于深槽隔离区上的金属层，所述下电极金属化形成于N型掺杂衬底背面。[0023]本发明优点在于：[0024]1、本发明的方法通过调整纵向NPN结构中的上下两部分N型掺杂浓度梯度和结深，尽可能匹配上下两个PN结物理特性，从而获得两端各个性能参数的高度对称和最优。[0025]2、本发明的双向瞬态电压抑制器的两端性能指标相差在5%以内，在双向TVS两端不损失性能的前提下，进一步提交对称性。[0026]3、本发明制造瞬态电压抑制器的方法及用该方法制造的瞬态电压抑制器，与现有技术相比在达到相同性能指标时，芯片面积可以缩小30%左右，具有较大成本优势。[0027]4、本发明制造瞬态电压抑制器的方法，可以制作低到2.5V工作电压，高到30V以上工作电压的纵向结构双向TVS，只需要调整P区掺杂浓度和厚度，以及上下PN结物理特性匹配度。[0028]5、本发明制造瞬态电压抑制器的方法，可以制作电容低至2pF左右的纵向结构双向TVS，可适用于一般高速信号线的防护，比如USB2.0保护的低成本解决方案。附图说明[0029]为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中：[0030]图1为传统结隔离方式纵向结构双向TVS的器件剖面图；[0031]图2为本发明示出的高对称性能双向TVS的器件剖面图；[0032]图3为本发明示出的第一步TVS制造工艺过程，S卩N型衬底准备、补偿外延层及P型基区外延层的生长；[0033]图4为本发明示出的第二步TVS制造工艺过程，即形成上部N型掺杂；[0034]图5为本发明示出的第三步TVS制造工艺过程，即形成深槽隔离区域；[0035]图6为本发明示出的第四步TVS制造工艺过程，即淀积ILD介质层、开孔和淀积金属层。[0036]附图中涉及的附图标记和组成部分如下所示：[0037]01.N型掺杂衬底02.P型基区外延层03.N型结隔离区04.N型掺杂区05.介质层06.上电极07.下电极11.N型掺杂衬底；12.补偿外延层；13.P型基区外延层；14.N型掺杂区；15.深槽隔离区；16.介质层；17.上电极；18.下电极。[0038]需要特别说明的是:本说明书中为了容易和清楚地进行描述，在图中的元件不必是成比例的，并且在不同图中相同的参考标记指示相同的元件。另外，在具体实施例中出于易于描述的目的省略了本领域技术人员公知步骤和元件的描述和细节。为了使附图清楚，将器件结构中的掺杂区域示出为一般具有直线的边缘和角度精确的棱角。然而，本领域中的技术人员要理解的是，由于掺杂元素的扩散和活化，掺杂区域的边缘一般不是直线的，并且其棱角可能没有精确角度。本领域中的技术人员领会到的是，使用单词“优选地”或“实质上”意味着，预计有参数的元件值非常接近某一设定值或设定位置。然而，正如在本领域中公知的一样，总是会有轻微的差异，实际应用中所述值或位置不会严格地与设定值相同。在本领域中，相对于和描述一样的理想目标，可接受多达至少百分之十（10%以及关于半导体掺杂浓度多达百分之二十20%的差异作为合理差异。具体实施方式[0039]下面将结合本发明所示出的附图，对本发明的TVS具体晶圆工艺制作方法进行清楚、完整的描述。显然，本说明书中所描述的技术方案仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明的实施例中所涉及的调整纵向结构双向TVS上下两个PN的物理特性匹配度，而获得的其他实施例，都属于本发明的保护范围。[0040]本实施例中选用通用型5V双向TVS，用磷作N型掺杂元素。[0041]如图2所示是本实施例中本发明的高对称性能双向瞬态电压抑制器的完整器件剖面图结构示意图。其结构包括:N型衬底、生长于N型衬底上的补偿外延层和P型基区外延层、扩散形成于P型基区外延层之上的N型掺杂区、设于N型掺杂区四周的深槽隔离区、沉积于深槽隔离区上的金属层上电极、金属化形成于N型衬底背面的下电极、沉积于上电极与深槽隔离区之间的介质层。其中补偿外延层介于N型衬底和P型基区外延层之间，作为下部PN结，N型掺杂区作为上部PN结。[0042]参照附图3-6是本发明高对称性能双向瞬态电压抑制器的工艺制造过程，先准备N型浓掺杂衬底11，掺杂元素为磷实质上也可以选用砷元素），优选地，N型浓掺杂衬底11的电阻率为3〜5mohm.cm。然后在所述N型掺杂衬底11上生长一层补偿外延层12,作为下部PN结。优选地，补偿外延层12的厚度为2um，掺杂元素为硼，电阻率为IOmohm.cm，生长温度1100°C。接着再生长P型基区外延层13,优选地，厚度6um，掺杂元素为硼，电阻率为0.6ohm.cm，生长温度IlOOtC。在实际生产制造过程中，利用合适的外延生长菜单，补偿外延层12和P型基区外延层13也可以同时生长，提高效率节省成本。[0043]在P型基区外延13基础上，使用光刻定义出上部PN结的N型掺杂区域后，首先做一步高能离子注入，优选地，注入元素为磷，注入能量为IMeV，注入剂量为1E13CM2，注入角度为7°。紧接着再做一步离子注入，优选地，注入元素为磷，注入能量为80KeV，注入剂量为5E15CM2,注入角度为7°。当两步离子注入完成以后，再进入炉管进行高温退火，优选地，退火温度为1100°C，高温退火时间两小时，同时结合使用OED氧化增强扩散（OxidationEnhancedDiffusion，生长2000埃SiO2,完成上部PN结的N型掺杂区14的扩散形成。[0044]在上部PN结的N型掺杂区14的周围，利用干法刻蚀深槽并填充SiO2隔离。优选地，深槽开口尺寸lum，亥丨」蚀深度l〇um，利用LPTEOS低压热解正硅酸乙酯）的方式在深槽中淀积Ium的SiO2,形成深槽隔离区15。在深槽隔离区15的制造工艺完成以后，淀积Si02介质层16，并通过光刻和湿法刻蚀打开接触孔形成ILD介质层16,再淀积金属层作为上电级17。优选地，ILD介质层16的SiO2厚度为lum，金属层材质为AlSil%Cu0.5%合金，厚度为2um。在金属层上电级17完成刻蚀之后，淀积钝化层保护并刻开压焊脚。然后根据封装体的要求，将晶圆背面的N型衬底11减薄Backgrinding到合适厚度，再做背面金属化形成下电极18。[0045]本发明的通用型5VTVS相比于其他传统实现方式的产品，在相同的封装及芯片尺寸的基础上，本发明的TVS各项性能均有30%左右的提升，也即利用本发明的产品在达到相同性能指标时，芯片面积可以缩小30%左右，具有较大成本优势。这一点可通过下表DFNO.6x0.3封装相同芯片面积下各种纵向结构5V双向TVS性能比较的数据显然得出：[0046][0047]利用上述本发明的高对称性能双向瞬态电压抑制器制造方法，只需要调整P型基区外延层的N型掺杂区掺杂浓度和厚度，以及上下PN结物理特性匹配度，可以制造出低到2.5V工作电压，高到30V以上工作电压的纵向结构双向TVS。利用本发明的制造方法也可以制作电容低至2pF左右的纵向结构双向TVS，可适用于一般高速信号线的防护，比如USB2.0保护的低成本解决方案。[0048]以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明方法的前提下，还可以做出若干改进和补充，这些改进和补充也应视为本发明的保护范围。

权利要求：1.一种高对称性能双向瞬态电压抑制器的制造方法，其特征在于，包括以下步骤：步骤Ol.准备N型掺杂衬底，在所述N型掺杂衬底上生长补偿外延层与P型基区外延层；步骤02.在P型基区外延的基础上，使用光刻定义出上部PN结的N型掺杂区域，在N型掺杂区域内首先做一步高能离子注入，紧接着再做一步离子注入，两步离子注入完成以后，进入炉管结合使用氧化增强扩散进行高温退火，完成上部PN结的N型掺杂区的扩散形成；步骤03.上部PN结的N型掺杂区的周围形成深槽隔离区；步骤04.在深槽隔离区通过光刻和湿法刻蚀打开接触孔淀积介质层，再淀积金属层作为上电级；步骤05.完成上电级金属层的刻蚀，淀积钝化层，保护并刻开压焊脚，根据封装体的要求减薄晶圆背面厚度，再做背面金属化形成下电极。2.根据权利要求1所述的一种高对称性能双向瞬态电压抑制器的制造方法，其特征在于，步骤01包括先在所述N型掺杂衬底上生长一层补偿外延层，然后在补偿外延层上继续生长P型基区外延层、或者补偿外延层与P型基区外延层同时生长。3.根据权利要求1所述的一种高对称性能双向瞬态电压抑制器的制造方法，其特征在于，步骤02中所述高温退火温度为1100°C，高温退火时间两小时。4.根据权利要求1所述的一种高对称性能双向瞬态电压抑制器的制造方法，其特征在于，步骤03包括通过干法刻蚀深槽，并利用低压热解正硅酸乙酯的方式在深槽中淀积SiO2形成深槽隔离。5.—种高对称性能双向瞬态电压抑制器，其特征在于，利用如权利要求1-5中任意一项所述的制造方法制造而成，所述瞬态电压抑制器包括:N型衬底、生长于N型掺杂衬底上的补偿外延层和P型基区外延层、N型掺杂区、上电极、下电极、介质层、深槽隔离区。6.根据权利要求5所述的一种高对称性能双向瞬态电压抑制器，其特征在于，所述补偿外延层介于N型掺杂衬底和P型基区外延层之间，形成下部PN结。7.根据权利要求5所述的一种高对称性能双向瞬态电压抑制器，其特征在于，所述N型掺杂区扩散形成于P型基区外延层之上，作为上部PN结。8.根据权利要求5所述的一种高对称性能双向瞬态电压抑制器，其特征在于，所述深槽隔离区设于N型掺杂区的四周，深槽开口尺寸lum，刻蚀深度IOum09.根据权利要求5所述的一种高对称性能双向瞬态电压抑制器，其特征在于，所述介质层沉积于上电极与深槽隔离区之间。10.根据权利要求5所述的一种高对称性能双向瞬态电压抑制器，其特征在于，所述上电极是沉积于深槽隔离区上的金属层，所述下电极金属化形成于N型掺杂衬底背面。

百度查询： 上海领矽半导体有限公司 高对称性能双向瞬态电压抑制器及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD