申请/专利权人：电子科技大学

申请日：2024-01-15

公开（公告）日：2024-03-29

公开（公告）号：CN117790499A

主分类号：H01L27/02

分类号：H01L27/02

优先权：

专利状态码：在审-公开

法律状态：2024.03.29#公开

摘要：本发明属于静电防护技术领域，具体提供一种用于高压集成电路ESD防护高钳位能力的SCR器件，可以满足实际ESD防护中低触发电压、高维持电压和高钳位能力的防护要求。本发明通过在传统的SCR结构中引入了内嵌NMOS的SCR对其进行分流，从而达到提高维持电压的目的。其中，该器件从阳极到阴极的触发路径为主SCR的PNP三极管的P+NWELL导通，然后辅助分流的SCR的PNP三极管的P+NWELL导通，然后N型MOS管击穿。当电流继续增大时，主SCR被分流使得维持电压提高，辅助分流的SCR先导通，然后主SCR才接着导通，两个SCR均导通时导通电阻很小，可以实现高的钳位能力。作为辅助分流的SCR既可以提高辅助触发路径来降低触发电流，同时也可以提供一个分流路径降低PNP三极管和NPN三极管的正反馈可以起到提高维持电压的目的，而且两个SCR导通使得导通电阻降低提高钳位能力。此器件可以做到缩窄ESD窗口的目的，同时具有优秀的钳位能力。

主权项：1.一种用于高压集成电路ESD防护的高钳位能力的SCR器件，其特征在于，包括：硅衬底101，第一类型掺杂阱区A102，第二类型掺杂阱区B103，第一类型掺杂阱区C104，第一重掺杂有源区121，第二重掺杂有源区122，第三重掺杂有源区123，第四重掺杂有源区124，第五重掺杂有源区125，第六重掺杂有源区126，第七重掺杂有源区127，第一栅氧化层131，第一多晶硅栅132；所述硅衬底内101内依次设置第一类型掺杂阱区A102，第二类型掺杂阱区B103，第一类型掺杂阱区C104；所述第一类型掺杂阱区A102内设有第一重掺杂有源区121和第二重掺杂有源区122；所述第一掺杂类型阱区A102和所述第二掺杂类型阱区B103之间设置有横跨两个阱区的第三重掺杂有源区123；所述第二类型掺杂阱区内设有第四重掺杂有源区124和第五重掺杂有源区125；所述第二类型掺杂阱区B103和第一类型掺杂阱区C104之间设置有横跨两个阱区的第六重掺杂有源区126；所述第一类型掺杂阱区C104内设有第七重掺杂有源区127；所述第五重掺杂有源区和第六重掺杂有源区之间硅表面设有第一栅氧化层131，所述第一栅氧化层上覆盖第一多晶硅栅132；所述第一重掺杂有源区121和第二重掺杂有源区122均与阳极PAD1相连；所述第四重掺杂有源区124、第五重掺杂有源区125和第一多晶硅栅132均与阴极PAD2相连；所述第三重掺杂有源区123和第七重掺杂有源区127通过金属线相连。

全文数据：

权利要求：

百度查询： 电子科技大学 一种用于高压集成电路ESD防护的高钳位能力的SCR器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD