申请/专利权人：杭州宇称电子技术有限公司

申请日：2024-02-23

公开（公告）日：2024-03-29

公开（公告）号：CN117792341A

主分类号：H03K3/356

分类号：H03K3/356

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.16#实质审查的生效;2024.03.29#公开

摘要：本发明提出了一种宽带宽分离输出的真单相时钟触发器结构及其方法，包括第一级晶体管组；第二级晶体管组；第三级晶体管组；第一级反相器I1，输入端通过X节点分别连接晶体管M4和晶体管M5之间的连接支路、晶体管M8的栅极以及晶体管M9的栅极，输出端作为触发器的Q端；第二级反相器I2，输入端连接第一级反相器I1的Q端，输出端作为触发器的QN端。能够在10M‑100M的范围内依旧能正确传递数据，且受温度，电源以及工艺的影响更小，且面积要比标准单元的触发器面积小很多。

主权项：1.一种宽带宽分离输出的真单相时钟触发器结构，其特征在于，包括：第一级晶体管组，由晶体管M12、晶体管M10以及晶体管M11组成；以晶体管M10的栅极作为触发器的CK端，以晶体管M12和晶体管M11的栅极作为触发器的D端；第二级晶体管组，由晶体管M1、晶体管M3以及晶体管M2组成；以晶体管M3的栅极作为触发器的CK端，晶体管M1的栅极连接晶体管M12和晶体管M10之间的连接支路A1，晶体管M2的栅极连接晶体管M10和晶体管M11之间的连接支路A2；第三级晶体管组，由晶体管M6、晶体管M4、晶体管M5、晶体管M7、晶体管M8以及晶体管M9组成；晶体管M6和晶体管M4的栅极均连接晶体管M1和晶体管M3之间的连接支路B1，晶体管M5和晶体管M7的栅极均连接晶体管M3和晶体管M2之间的连接支路B2，晶体管M8的漏极连接晶体管M6和晶体管M4之间的连接支路C1，晶体管M9的漏极连接晶体管M5和晶体管M7之间的连接支路C2；第一级反相器I1，输入端通过X节点分别连接晶体管M4和晶体管M5之间的连接支路、晶体管M8的栅极以及晶体管M9的栅极，输出端作为触发器的Q端；第二级反相器I2，输入端连接第一级反相器I1的Q端，输出端作为触发器的QN端。

全文数据：

权利要求：

百度查询： 杭州宇称电子技术有限公司 宽带宽分离输出的真单相时钟触发器结构及其方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD