申请/专利权人：青岛本原微电子有限公司

申请日：2023-12-18

公开（公告）日：2024-03-29

公开（公告）号：CN117422025B

主分类号：G06F30/3308

分类号：G06F30/3308;G06F8/53

优先权：

专利状态码：有效-授权

法律状态：2024.03.29#授权;2024.02.06#实质审查的生效;2024.01.19#公开

摘要：本发明公开了一种基于RISC‑V架构的随机中断调试验证系统，属于处理器核验证技术领域，集成于一种基于RISC‑V架构的处理器验证系统中，该验证系统将指令生成模块、程序编译模块、模拟器模块、仿真验证模块、比对检查模块和回归管理模块联系起来，然后通过集成验证系统，在不同场景下模拟大量随机指令执行状态，实现全面验证处理器架构和微架构的正确性；采用UVM测试环境自我检查的方法和握手机制，实现对中断或调试功能验证的比对，从可以在独立的验证环境中进行中断或调试功能的有效验证而不依赖模拟器的支持；采用UVM_TEST来模拟各种中断调试场景，考虑不同中断验证场景和调试方式，实现对中断和调试功能的全面验证。

主权项：1.一种基于RISC-V架构的随机中断调试验证系统，其特征在于，包括：指令生成模块，为程序生成部分，生成包含随机指令流的汇编程序；其中，在中断随机指令中加入以若干条存储指令结束的握手数据，以实现基于存储指令将握手数据存储到指定的签名地址；程序编译模块，包括汇编程序所用到的编译器、连接器和反汇编器、编译所生成的结果文件资源库、以及验证系统的编译工具调用脚本；仿真验证模块，包括UVM测试环境、被测对象和UVM_TEST，以及用于构建、控制和管理仿真的主脚本、项目管理脚本和Makefile；所述UVM测试环境由UVM代理和虚拟序列器组成；所述UVM_TEST调用虚拟序列器动态生成用以描述中断测试场景和测试用例的随机中断激励；所述UVM代理包括内核输出代理和中断代理；所述内核输出代理包括内核输出监测器，用于监测签名地址的写入操作，将写入操作的相关信息传输到UVM测试环境，以使UVM测试环境接收到签名地址上的相关信息后，执行对应的中断测试事务或比对操作，以及，检测被测对象实时信号变化，并将关键信号的变化信息输出到被测对象信号监视输出的RTL仿真日志文件中；所述系统在指令生成模块中引入握手数据枚举类型，包括用于表示握手数据中的签名类型的signature_type_t枚举类型和用于表示处理器核心的不同状态的core_status_t枚举类型；所述握手数据将信息从被测对象传递到仿真验证模块的UVM测试环境中，并在验证过程中进行分析和比对操作；所述中断代理包括事务对象、中断接口、中断序列器和中断驱动器；其中，所述事务对象用于随机生成随机中断激励；所述中断接口用于连接被测对象的各个中断信号接口和所述UVM测试环境；所述中断序列器用于生成中断序列流，管理测试序列流的执行顺序并将序列流传递给中断驱动器以进行驱动；所述中断驱动器用于向被测对象接口按照设定时序逻辑发送所述中断序列流；所述UVM_TEST包括通过调用基础测试类和设定功能函数实施中断或调试功能验证的中断调试测试，包括：初始化UVM测试环境并设置相关的寄存器、配置参数和变量；通过调用发送中断调试激励信号函数调度虚拟序列中的中断序列，来发送各类中断或调试激励信号，触发中断或调试事件；调用等待中断调试事件函数等待中断或调试事件的触发完成，确保处理器内核从正常模式正确进入了调试模式，开始执行中断调试处理程序；调用检查中断调试事件函数检查中断或调试事件的处理状态，验证中断或调试事件是否被正确处理，并检查相关寄存器和变量的值是否正确；在确认中断或调试事件处理完毕后，调用结束中断调试刺激信号的发送函数结束中断或调试刺激信号的发送，并等待中断或调试事件被清除；最后，恢复UVM测试环境，并检查处理器内核返回中断或调试前的正常模式，同时检查相关的寄存器和变量是否符合预期变化，并清理测试环境，之后继续保持指令在被测对象中被执行，以准备下一轮测试。

全文数据：

权利要求：

百度查询： 青岛本原微电子有限公司 一种基于RISC-V架构的随机中断调试验证系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD