申请/专利权人：苏州菲达旭微电子有限公司

申请日：2017-12-27

公开（公告）日：2024-04-02

公开（公告）号：CN107888155B

主分类号：H03F3/45

分类号：H03F3/45

优先权：

专利状态码：有效-授权

法律状态：2024.04.02#授权;2018.11.16#著录事项变更;2018.05.01#实质审查的生效;2018.04.06#公开

摘要：本发明公开一种多输入放大器及包括该放大器的双控制电路，多输入放大器包括：用于实现差分放大的差分放大电路，在差分放大电路的同向输入端设有与差分MOS晶体管并联的一个MOS晶体管。双控制电路包括：多输入放大器，多输入放大器同向输入端的两个端口分别与控制电压V_ct11和V_ct12连接，其输出端与反向输入端连接，或者经过其他负反馈模块后与反向输入端连接。本发明采用在传统的放大器结构上进行改进，结构简单，成本低，且其公开的双控制电路不需要Gm转换器，省去了加权的过程，电路结构更简单，更易控制，成本更低，性能更佳，在大规模量产时一致性更好。

主权项：1.双控制电路，其特征在于，包括：多输入放大器，所述多输入放大器包括：用于实现差分放大的差分放大电路，在所述差分放大电路的同向输入端设有与差分MOS晶体管并联的一个MOS晶体管；所述多输入放大器同向输入端的两个端口分别与控制电压V_ctl1和V_ctl2连接，其输出端与反向输入端连接，或者经过其他负反馈模块后与反向输入端连接；对于多输入放大器的差分放大电路的反向输入端为通过NMOS晶体管输入时，V_ctl1和V_ctl2中电压值较大的控制电压有效，另一个控制电压无效；对于多输入放大器的差分放大电路的反向输入端为通过PMOS晶体管输入时，V_ctl1和V_ctl2中电压值较小的控制电压有效，另一个控制电压无效。

全文数据：一种多输入放大器及包括该放大器的双控制电路技术领域[0001]本发明属于集成电路反馈控制方法，具体涉及一种多输入放大器及包括该放大器的双控制电路。背景技术[0002]传统的双控制电路，如图1所示，需要采用V-I变换器将控制电压v_ctll转换成控制电流I_ctl1，然后与另一路控制电流I_ct12加权，再通过I-V变换器来控制放大器的同相输入端。然而，当V-I变换器通常采用Gm转换器，Gm转换器如图2所示，I_ctll=V_ctll*Gml，Gml为Gm转换器的参数，Gml=1R1。[0003]而当进行多输入控制时，由于经过了V-I变换器的转换以及随后的控制电流工_ctll与I_ctl2之间的加权，其大规模量产精度值大大降低。且整体的电路结构复杂，成本尚。发明内容[0004]为了解决上述技术问题，本发明提出了一种多输入放大器及包括该放大器的双控制电路。[0005]为了达到上述目的，本发明的技术方案如下：[0006]—种多输入放大器包括：用于实现差分放大的差分放大电路，在差分放大电路的同向输入端设有与差分M0S晶体管并联的一个M0S晶体管。[0007]本发明米用在传统的放大器结构上进行改进，结构简单，成本低。[0008]在上述技术方案的基础上，还可做如下改进：[0009]作为优选的方案，对于差分放大电路的反向输入端为通过NM0S晶体管输入时，在差分放大电路的同向输入端设有与差分NM0S晶体管并联的一个NM0S晶体管。[0010]采用上述优选的方案，性能更稳定。[0011]作为优选的方案，差分放大电路包括:PM0S晶体管MP101、PM0S晶体管MP102、PM0S晶体管MPl〇3、NMOS晶体管MN101、NM0S晶体管MN102、NM0S晶体管丽103、NMOS晶体管MN104、NM0S晶体管MN105以及NM0S晶体管MN106;[0012]MP101和MP102镜像连接；[0013]MNl〇l、MNl〇2和MN103镜像连接。[0014]采用上述优选的方案，结构简单，性能稳定。[0015]作为优选的方案，MP101的源极分别与恒流源I、MP102的源极和MP103的源极连接，其栅极分别与MP102的栅极、MP101的漏极和MN104的漏极连接，且其漏极还与MN104的漏极连接；[0016]MP102的源极分别与恒流源I、MP101的源极和MP103的源极连接，其栅极分别与MP101的栅极、MP101的漏极和MN104的漏极连接，且其漏极分别与MP103的栅极、MN105的漏极以及MN106的漏极连接；[0017]MP103的源极分别与恒流源I、MP101的源极和MP102的源极连接，其栅极分别与MN105的漏极、MN106的漏极以及MP102的漏极连接，且其漏极与MN103的漏极连接；[0018]丽101的源极分别与MN102的源极和MN103的源极连接，其栅极分别与丽101的漏极、MN102的栅极、MN103的栅极以及恒流源I连接，且其漏极分别与恒流源I和MN101的栅极连接；[0019]MN102的源极分别与MN101的源极和MN103的源极连接，其栅极分别与丽101的漏极、丽101的栅极、丽103的栅极以及恒流源I连接，且其漏极分别与丽104的源极、丽105的源极和MN106的源极连接；[0020]MN103的源极分别与MN101的源极和MN102的源极连接，其栅极分别与MN101的漏极、MN101的栅极、MN102的栅极以及恒流源I连接，且其漏极与MP103的漏极连接，且其漏极为所述差分放大电路的输出端；[0021]MN104的栅极为所述差分放大电路的反向输入端；[0022]MN105的栅极为所述差分放大电路的第一同向输入端；[0023]MN106的栅极为所述差分放大电路的第二同向输入端。[0024]采用上述优选的方案，结构简单，性能稳定。[0025]作为优选的方案，对于差分放大电路的反向输入端为通过PM0S晶体管输入时，在差分放大电路的同向输入端设有与差分PM0S晶体管并联的一个PM0S晶体管。[0026]采用上述优选的方案，结构简单，性能稳定。[0027]作为优选的方案，差分放大电路包括:PM0S晶体管MP20UPM0S晶体管MP202、PMOS晶体管MP203、PM0S晶体管MP204、PM0S晶体管MP205、PMOS晶体管MP206、NM0S晶体管MN201、NM0S晶体管MN202以及NM0S晶体管MN203;[0028]MP201、MP202和MP203镜像连接；[0029]MN201和MN202镜像连接。[0030]采用上述优选的方案，结构简单，性能稳定。[0031]作为优选的方案，MP201的源极分别与MP202的源极和MP203的源极连接，其栅极分别与MP201的漏极、MP202的栅极、MP203的栅极以及恒流源I连接，且其漏极还与恒流源I连接；[0032]MP202的源极分别与MP201的源极和MP203的源极连接，其栅极分别与MP201的漏极、MP201的栅极、MP203的栅极以及恒流源I连接，且其漏极分别与MP204的源极、MP2〇5的源极和MP206的源极连接；[0033]MP203的源极分别与MP201的源极和MP202的源极连接，其栅极分别与MP201的漏极、MP201的栅极、MP202的栅极以及恒流源I连接，且其漏极与MN203的漏极连接；[0034]MN201的源极分别与恒流源I、MN202的源极和MN203的源极连接，其栅极分别与MN201的漏极、丽202的栅极和MP204的漏极连接，且其漏极分别与MP204的漏极、丽201的栅极和MN202的栅极连接；[0035]MN202的源极分别与恒流源I、MN201的源极和MN203的源极连接，其栅极分别与MN201的漏极、丽201的栅极和MP204的漏极连接，且其漏极分别与MP2〇5的漏极、MP206的漏极和MN203的栅极连接；[0036]MN203的源极分别与恒流源I、MN201的源极和MN202的源极连接，其栅极分别与丽2〇2的漏极、MP2〇5的漏极和MP206的漏极连接，且其漏极与MP203的漏极连接，且其漏极为所述差分放大电路的输出端；[0037]MP204的栅极为所述差分放大电路的反向输入端；[0038]MP2〇f5的栅极为所述差分放大电路的第一同向输入端；[0039]MP206的栅极为所述差分放大电路的第二同向输入端。[0040]双控制电路，包括:多输入放大器，多输入放大器同向输入端的两个端口分别与控制电压¥_；1:11和¥_：1:12连接，其输出端与反向输入端连接，或者经过其他负反馈模块后与反向输入端连接。[0041]本发明公开一种结构简单的双控制电路，其不需要Gm转换器，且省去了加权的过程，电路结构更简单，更易控制，成本更低，性能更佳，在大规模量产时一致性更好。[0042]作为优选的方案，还包括：I-V变换器，其与多输入放大器同向输入端的其中一个或两个端口连接，用于将输入的控制电流I_ctll和或I_ctl2转换成对应电压。[0043]采用上述优选的方案，I-V变换器可以为一接地电阻，结构更简单。[0044]作为优选的方案，对于多输入放大器的差分放大电路的反向输入端为通过NM0S晶体管输入时，V_ctl0PV_ctl2中电压值较大的控制电压有效，另一个控制电压无效;对于多输入放大器的差分放大电路的反向输入端为通过PMOS晶体管输入时，¥_^11和¥_£；1:12中电压值较小的控制电压有效，另一个控制电压无效。[0045]采用上述优选的方案，控制更便捷。附图说明[0046]图1为传统双控制电路的电路图。[0047]图2为传统双控制电路涉及的Gm转换器的电路图。[0048]图3本发明实施例提供的多输入放大器的电路图之一。[0049]图4本发明实施例提供的双控制电路的电路图。[0050]图5本发明实施例提供的多输入放大器的电路图之二。具体实施方式[0051]下面结合附图详细说明本发明的优选实施方式。[0052]为了达到本发明的目的，一种多输入放大器及包括该放大器的双控制电路的其中一些实施例中，一种多输入放大器包括:用于实现差分放大的差分放大电路，在差分放大电路的同向输入端设有与差分M0S晶体管并联的一个M0S晶体管。本发明采用在传统的放大器结构上进行改进，结构简单，成本低。[0053]如图3所示，为了进一步地优化本发明的实施效果，在另外一些实施方式中，其余特征技术相同，不同之处在于，对于差分放大电路的反向输入端为通过匪⑻晶体管输入时，在差分放大电路的同向输入端设有与差分NM0S晶体管并联的一个NM〇s晶体管。[0054]差分放大电路包括:PM0S晶体管MP101、PM0S晶体管MP102、PM0S晶体管MP103、NM0S晶体管MN101、NM0S晶体管MN102、NM0S晶体管丽l〇3、NM〇S晶体管MNl〇4、NMOS晶体管MN105以及NM0S晶体管MN106;[0055]MP101和MP102镜像连接；[0056]MN101、MN102和MN103镜像连接。[0057]MP101的源极分别与恒流源I、MP102的源极和MP103的源极连接，其栅极分别与MP102的栅极、MP101的漏极和MN104的漏极连接，且其漏极还与MN104的漏极连接；[0058]MP102的源极分别与恒流源I、MP101的源极和MP103的源极连接，其栅极分别与MP101的栅极、MP101的漏极和丽104的漏极连接，且其漏极分别与MPl〇3的栅极、MN105的漏极以及MN106的漏极连接；[0059]MP103的源极分别与恒流源I、MP101的源极和MP102的源极连接，其栅极分别与MN105的漏极、MN106的漏极以及MP102的漏极连接，且其漏极与MN103的漏极连接；[0060]MN101的源极分别与MN102的源极和丽103的源极连接，其栅极分别与MN101的漏极、MN102的栅极、MN103的栅极以及恒流源I连接，且其漏极分别与恒流源I和MN101的栅极连接；[0061]MN102的源极分别与MN101的源极和丽103的源极连接，其栅极分别与丽101的漏极、MN101的栅极、丽103的栅极以及恒流源I连接，且其漏极分别与丽104的源极、MN105的源极和MN106的源极连接；[0062]丽103的源极分别与MN101的源极和丽102的源极连接，其栅极分别与願101的漏极、MN101的栅极、MN102的栅极以及恒流源I连接，且其漏极与MP103的漏极连接，且其漏极为所述差分放大电路的输出端；[0063]MN104的栅极为所述差分放大电路的反向输入端；[0064]MN105的栅极为所述差分放大电路的第一同向输入端；[0065]MN106的栅极为所述差分放大电路的第二同向输入端。[0066]如图4所示，双控制电路，包括:多输入放大器，多输入放大器同向输入端的两个端口分别与控制电压V_ctlGDV_Ctl2连接，其输出端与反向输入端连接，或者经过其他负反馈模块后与反向输入端连接。[0067]本发明公开一种结构简单的双控制电路，其不需要Gm转换器，且省去了加权的过程，电路结构更简单，更易控制，成本更低，性能更佳。在大规模量产时，一致性更好。[0068]为了进一步地优化本发明的实施效果，在另外一些实施方式中，其余特征技术相同，不同之处在于，双控制电路还包括：I-V变换器，其与多输入放大器同向输入端的其中一个端口连接，用于将输入的控制电流I_ctl2转换成对应电SV_ctl2。[0069]采用上述优选的方案，I-V变换器可以为一接地电阻R，结构更简单，V_ctl2二1_ctl2*R〇[0070]对于多输入放大器的差分放大电路的反向输入端为通过NM0S晶体管输入时，V—ct11和¥_〇1:12中电压值较大的控制电压有效，另一个控制电压无效。[0071]如图5所示，为了进一步地优化本发明的实施效果，在另外一些实施方式中，其余特征技术相同，不同之处在于，对于差分放大电路的反向输入端为通过PM0S晶体管输入时，在差分放大电路的同向输入端设有与差分PM0S晶体管并联的一个PM0S晶体管。[0072]采用上述优选的方案，结构简单，性能稳定。[0073]进一步，差分放大电路包括：PMOS晶体管MP2〇l、PMOS晶体管MP202、PM0S晶体管MP2〇3、PMOS晶体管MP204、PMOS晶体管MP2〇5、PMOS晶体管MP206、NM0S晶体管MN201、NMOS晶体管MN202以及NM0S晶体管MN203;[0074]MP201、MP202和MP203镜像连接；[0075]MN201和MN202镜像连接。[0076]采用上述优选的方案，结构简单，性能稳定。[0077]进一步，MP201的源极分别与MP202的源极和MP203的源极连接，其栅极分别与MP201的漏极、MP202的栅极、MP203的栅极以及恒流源I连接，且其漏极还与恒流源I连接；[0078]MP202的源极分别与MP201的源极和MP203的源极连接，其栅极分别与MP201的漏极、MP201的栅极、MP203的栅极以及恒流源I连接，且其漏极分别与MP204的源极、MP205的源极和MP206的源极连接；[0079]MP203的源极分别与MP201的源极和MP202的源极连接，其栅极分别与MP201的漏极、MP201的栅极、MP202的栅极以及恒流源I连接，且其漏极与MN203的漏极连接；[0080]MN201的源极分别与恒流源I、MN202的源极和MN203的源极连接，其栅极分别与丽201的漏极、MN202的栅极和MP204的漏极连接，且其漏极分别与MP204的漏极、MN201的栅极和MN202的栅极连接；[0081]MN202的源极分别与恒流源I、MN201的源极和MN203的源极连接，其栅极分别与MN201的漏极、MN201的栅极和MP204的漏极连接，且其漏极分别与MP205的漏极、MP206的漏极和MN203的栅极连接；[0082]MN203的源极分别与恒流源I、MN201的源极和丽202的源极连接，其栅极分别与丽202的漏极、MP205的漏极和MP206的漏极连接，且其漏极与MP203的漏极连接，且其漏极为所述差分放大电路的输出端；[0083]MP204的栅极为所述差分放大电路的反向输入端；[0084]MP205的栅极为所述差分放大电路的第一同向输入端；[0085]MP206的栅极为所述差分放大电路的第二同向输入端。[0086]采用上述优选的方案，结构简单，性能稳定。对于多输入放大器的差分放大电路的反向输入端为通过PM0S晶体管输入时，丫_^11和\〇^12中电压值较小的控制电压有效，另一个控制电压无效。[0087]对于本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

权利要求：1.一种多输入放大器，包括：用于实现差分放大的差分放大电路，其特征在于，在所述差分放大电路的同向输入端设有与差分MOS晶体管并联的一个MOS晶体管。2.根据权利要求1所述的多输入放大器，其特征在于，对于所述差分放大电路的反向输入端为通过NMOS晶体管输入时，在所述差分放大电路的同向输入端设有与差分NMOS晶体管并联的一个NMOS晶体管。3.根据权利要求2所述的多输入放大器，其特征在于，所述差分放大电路包括:PMOS晶体管MP101、PMOS晶体管MP102、PM0S晶体管MP103、NM0S晶体管MN101、丽0S晶体管MN102、NMOS晶体管MN103、NM0S晶体管MN104、NM0S晶体管MN105以及NMOS晶体管MN106;MP101和MP102镜像连接；MN101、MN102和MN103镜像连接。4.根据权利要求3所述的多输入放大器，其特征在于，MP101的源极分别与恒流源I、MP102的源极和MP103的源极连接，其栅极分别与MP102的栅极、MP101的漏极和MN104的漏极连接，且其漏极还与MN104的漏极连接；MP102的源极分别与恒流源I、MP101的源极和MP103的源极连接，其栅极分别与MP101的栅极、MP101的漏极和MN104的漏极连接，且其漏极分别与MP103的栅极、MN105的漏极以及MN106的漏极连接；MP103的源极分别与恒流源I、MP101的源极和MP102的源极连接，其栅极分别与丽105的漏极、MN106的漏极以及MP102的漏极连接，且其漏极与MN103的漏极连接；MN101的源极分别与MN102的源极和MN103的源极连接，其栅极分别与丽101的漏极、MN102的栅极、MN103的栅极以及恒流源I连接，且其漏极分别与恒流源I和丽101的栅极连接；MN102的源极分别与MN101的源极和MN103的源极连接，其栅极分别与MN101的漏极、丽101的栅极、丽103的栅极以及恒流源I连接，且其漏极分别与MN104的源极、MN105的源极和MN106的源极连接；MN103的源极分别与MN101的源极和MN102的源极连接，其栅极分别与丽101的漏极、MN101的栅极、MN102的栅极以及恒流源I连接，且其漏极与MP103的漏极连接，且其漏极为所述差分放大电路的输出端；MN104的栅极为所述差分放大电路的反向输入端；MN105的栅极为所述差分放大电路的第一同向输入端；MN106的栅极为所述差分放大电路的第二同向输入端。5.根据权利要求1所述的多输入放大器，其特征在于，对于所述差分放大电路的反向输入端为通过PM0S晶体管输入时，在所述差分放大电路的同向输入端设有与差分PM0S晶体管并联的一个PM0S晶体管。6.根据权利要求5所述的多输入放大器，其特征在于，所述差分放大电路包括:PM0S晶体管MP201、PM0S晶体管MP202、PM0S晶体管MP203、PMOS晶体管MP204、PMOS晶体管MP205、PM0S晶体管MP206、NM0S晶体管MN201、NMOS晶体管MN202以及NM0S晶体管MN203;MP20UMP202和MP203镜像连接；MN201和MN202镜像连接。7.根据权利要求6所述的多输入放大器，其特征在于，MP201的源极分别与MP202的源极和MP203的源极连接，其栅极分别与仙川1的漏攸、MP202的栅极、MP203的栅极以及恒流源I连接，且其漏极还与恒流源I连接；MP202的源极分别与MP201的源极和MP203的源极连接，其栅极分别与MP201的漏极、MP201的栅极、MP203的栅极以及恒流源I连接，且其漏极分别与MP204的源极、MP205的源极和MP206的源极连接；MP203的源极分别与MP201的源极和MP202的源极连接，其栅极分别与MP201的漏极、MP201的栅极、MP202的栅极以及恒流源I连接，且其漏极与MN203的漏极连接；MN201的源极分别与恒流源I、MN202的源极和MN203的源极连接，其栅极分别与MN201的漏极、MN202的栅极和MP204的漏极连接，且其漏极分别与MP204的漏极、MN201的栅极和MN202的栅极连接；MN202的源极分别与恒流源I、MN201的源极和MN203的源极连接，其栅极分别与MN201的漏极、丽201的栅极和MP204的漏极连接，且其漏极分别与MP205的漏极、MP206的漏极和MN203的栅极连接；MN203的源极分别与恒流源I、顺201的源极和MN202的源极连接，其栅极分别与MN202的漏极、MP2〇5的漏极和MP2〇6的漏极连接，且其漏极与MP203的漏极连接，且其漏极为所述差分放大电路的输出端；MP204的栅极为所述差分放大电路的反向输入端；MP2〇5的栅极为所述差分放大电路的第一同向输入端；MP206的栅极为所述差分放大电路的第二同向输入端。8.双控制电路，其特征在于，包括:如权利要求1-7任一项所述的多输入放大器，所述多输入放大器同向输入端的两个端口分别与控制电SV_ctl0PV_ctl2连接，其输出端与反向输入端连接，或者经过其他负反馈模块后与反向输入端连接。9.根据权利要求8所述的双控制电路，其特征在于，还包括：〗-V变换器，其与所述多输入放大器同向输入端的其中一个或两个端口连接，用于将输入的控制电流kctU和或Ictl2转换成对应电压。10.根据权利要求9所述的双控制电路，其特征在于，对于多输入放大器的差分放大电路的反向输入端为通过匪0S晶体管输入时，[^11和7_〇1:12中电压值较大的控制电压有效，另一个控制电压无效;对于多输入放大器的差分放大电路的反向输入端为通过pM〇s晶体管输入时，V一ctl1和^一^12中电压值较小的控制电压有效，另一个控制电压无效。

百度查询： 苏州菲达旭微电子有限公司 一种多输入放大器及包括该放大器的双控制电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD