申请/专利权人：哈尔滨工程大学

申请日：2021-09-24

公开（公告）日：2024-04-02

公开（公告）号：CN113867835B

主分类号：G06F9/445

分类号：G06F9/445;G06F13/42

优先权：

专利状态码：有效-授权

法律状态：2024.04.02#授权;2022.01.21#实质审查的生效;2021.12.31#公开

摘要：本申请涉及嵌入式系统技术领域，公开一种用于DSP动态加载的装置，包括：上位机；FPGA芯片，被配置为通过高速总线协议与所述上位机模块之间建立用于控制指令传输的第一传输通道；DSP芯片，被配置为通过高速总线协议与所述上位机模块之间建立用于待加载程序文件和控制指令传输的第二传输通道，通过网络接口与所述上位机模块之间建立用于通信数据传输的第三传输通道，通过第一数据接口与所述FPGA芯片之间建立用于通信数据传输的第四传输通道，通过第二数据接口与所述FPGA芯片之间建立用于控制所述DSP芯片的第五传输通道。本申请还公开用于DSP动态加载的方法。

主权项：1.一种用于DSP动态加载的装置，其特征在于，包括：上位机；FPGA芯片，被配置为通过高速总线协议与所述上位机模块之间建立用于控制指令传输的第一传输通道；DSP芯片，被配置为通过高速总线协议与所述上位机模块之间建立用于待加载程序文件和控制指令传输的第二传输通道，通过网络接口与所述上位机模块之间建立用于通信数据传输的第三传输通道，通过第一数据接口与所述FPGA芯片之间建立用于通信数据传输的第四传输通道，通过第二数据接口与所述FPGA芯片之间建立用于控制所述DSP芯片的第五传输通道；其中，所述上位机通过FPGA芯片控制所述DSP芯片的模式启动与初始化；所述上位机模块控制所述DSP芯片的程序动态加载以及加载前的复位；其中，上位机通过第一传输通道将系统配置的启动指令传输至FPGA芯片，以使所述FPGA芯片根据所述启动指令控制DSP芯片的启动；所述上位机通过第二传输通道将待加载程序文件传输至所述DSP芯片，以使所述DSP芯片加载所述待加载程序文件；在所述DSP芯片加载完成后，所述DSP芯片通过第五传输通道将加载完成的通知传输至所述FPGA芯片，以使所述FPGA芯片通过第一传输通道将所述加载完成的通知反馈至所述上位机。

全文数据：

权利要求：

百度查询： 哈尔滨工程大学 用于DSP动态加载的装置及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD