申请/专利权人：英特尔公司

申请日：2020-01-23

公开（公告）日：2024-04-09

公开（公告）号：CN117853311A

主分类号：G06T1/20

分类号：G06T1/20;G06T1/40;G06T1/60;G06F13/16;G06F13/18;G06F13/40;G06F13/42;G06N3/04;G06N3/08

优先权：["20190315 US 16/355,377"]

专利状态码：在审-实质审查的生效

法律状态：2024.04.26#实质审查的生效;2024.04.09#公开

摘要：本申请公开了SoC架构的分解。本文描述的实施例提供了用于将片上系统集成电路的架构分解成可封装到公共机箱上的多个不同芯粒的技术。在一个实施例中，图形处理单元或并行处理器由单独制造的各式各样的硅芯粒组成。芯粒是一种至少部分封装的集成电路，其包括可以与其它芯粒组装成更大封装的逻辑的不同单元。具有不同IP核逻辑的芯粒的多样化集合可以组装到单个器件中。

主权项：1.一种装置，包括：封装组件，包括：第一基底芯粒，包括：第一互连组构；以及第一多个L3高速缓存库，与所述第一互连组构耦合或集成；第一逻辑芯粒，堆叠在所述第一基底芯粒上，所述第一逻辑芯粒包括：计算单元的集群，用于执行计算着色器指令或图形着色器指令的并行执行；第一互连结构，用于将所述计算单元的集群耦合至所述第一互连组构；第二基底芯粒，通过第二互连结构耦合至所述第一基底芯粒，所述第二基底芯粒包括：第二互连组构；以及第二多个L3高速缓存库，与所述第二互连组构耦合或集成；第二逻辑芯粒，堆叠在所述第二基底芯粒上，所述第二逻辑芯粒包括：多个处理器核；以及第三互连结构，用于将所述第二逻辑芯粒耦合至所述第二互连组构，其中，所述第一逻辑芯粒使用与用于制造所述第一基底芯粒和所述第二基底芯粒不同的工艺技术来制造。

全文数据：

权利要求：

百度查询： 英特尔公司 SoC架构的分解

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD