申请/专利权人：瑞萨电子美国有限公司

申请日：2023-09-28

公开（公告）日：2024-04-09

公开（公告）号：CN117856781A

主分类号：H03L7/089

分类号：H03L7/089;H03L7/099;H04L7/033

优先权：["20221007 US 17/961,741"]

专利状态码：在审-公开

法律状态：2024.04.09#公开

摘要：本公开涉及一种具有解调制耦合的双数字锁相环。描述了一种用于同步网络的半导体器件。半导体器件可以包括被配置为输出第一信号的模拟锁相环APLL。半导体器件还可以包括被配置为输出第二信号的第一数字锁相环DPLL。半导体器件还可以包括被配置为输出第三信号的第二DPLL。第一信号和第二信号的组合可以用于生成第一输出时钟信号。从第三信号中减去第二信号得到的差可以用于生成第二输出时钟信号。

主权项：1.一种半导体器件，包括：模拟锁相环APLL，被配置为输出第一信号；第一数字锁相环DPLL，被配置为输出第二信号；以及第二DPLL，被配置为输出第三信号，其中：所述第一信号和所述第二信号的组合正在用于生成第一输出时钟信号；以及从所述第三信号中减去所述第二信号得到的差正在用于生成第二输出时钟信号。

全文数据：

权利要求：

百度查询： 瑞萨电子美国有限公司 具有解调制耦合的双数字锁相环

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD