申请/专利权人：西安空间无线电技术研究所

申请日：2022-07-25

公开（公告）日：2024-04-09

公开（公告）号：CN115664584B

主分类号：H04L1/00

分类号：H04L1/00;H03M13/11

优先权：

专利状态码：有效-授权

法律状态：2024.04.09#授权;2023.02.17#实质审查的生效;2023.01.31#公开

摘要：一种用于高速卫星链路的高能效LDPC译码器，采用了流水线长度更短资源利用效率更高的变量节点外信息计算电路，根据校验矩阵行重较大的特点，针对校验节点外信息计算过程，利用一种简化的最小、次小值计算电路，大幅减少了译码器实现所需的FPGA资源，有效降低了高速卫星链路LDPC译码器实现所需的成本和功耗。在译码迭代计算过程中，垂直运算部分使用一种复杂度更低的4输入变量节点外信息计算流水线处理电路；水平运算部分使用一种复杂度极低的最小、次小值近似计算电路。

主权项：1.一种用于高速卫星链路的高能效LDPC译码器，其特征在于，包括垂直运算模块和水平运算模块；垂直运算模块采用二级流水线，用a、b、c、d分别表示输入的4路变量节点外信息，li表示当前变量节点对应的信道接收外信息；垂直运算第一级流水线用于确定a+b、c+d、a+li、b+li、c+li和d+li，同时对信道接收外信息li进行采样缓存；垂直运算第二级流水线用于确定return_a、return_b、return_c和return_d，其中return_a由b+li和c+d相加得到，return_b由a+li和c+d相加得到，return_c由d+li和a+b相加得到，return_d由c+li和a+b相加得到，同时将a+b、c+d、li进行加和，取最高位为符号判决值，并输出为判决比特；水平运算模块采用五级流水线，din1、din2、…、din32分别表示输入的32路校验节点外信息；水平运算第一级流水线用于确定32路校验节点外信息中的16个较小值记为m1、m2、…、m16；水平运算第二级流水线将m1、m2、…、m16分为6组，其中5组包含3个值，另外1组只含1个值，在5组中确定每组的最小值和次小值记为m2_1,s2_1、m2_2,s2_2、…、m2_5,s2_5，另外1组经过延迟处理后产生信号m16_d2；水平运算第三级流水线将m2_1、m2_2、…、m2_5、s2_1、s2_2、…、s2_5和m16_d2分为六个分组，m2_1和s2_2为一组，m2_2和s2_1为一组，m2_3和s2_4为一组，m2_4和s2_3为一组，s2_5和m16_d2为一组，m2_5单独为一组；每组比较后产生5个较小值记为m3_1、m3_2、…、m3_5，m2_5经过延迟处理后产生信号m3_6；水平运算第四级流水线将m3_1、m3_2、…、m3_6分为两个分组，m3_1、m3_2、m3_3为一组，m3_4、m3_5、m3_6为一组，确定每组的最小值和次小值记为m4_1,s4_1和m4_2,s4_2；水平运算第五级流水线将m4_1和m4_2比较，较小值作为最小值min输出；如果m4_1m4_2，将m4_2和s4_1中的较小值作为次小值sub输出，否则将m4_1和s4_2中的较小值作为次小值sub输出。

全文数据：

权利要求：

百度查询： 西安空间无线电技术研究所 一种用于高速卫星链路的高能效LDPC译码器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD