申请/专利权人：博为科技有限公司

申请日：2019-05-08

公开（公告）日：2024-04-09

公开（公告）号：CN109995354B

主分类号：H03K17/284

分类号：H03K17/284;H03K17/041;H03K17/16;H03K17/687

优先权：

专利状态码：有效-授权

法律状态：2024.04.09#授权;2020.01.07#著录事项变更;2019.08.02#实质审查的生效;2019.07.09#公开

摘要：本发明属于电子技术领域，公开了一种基于上升沿采样的抗电压波动的延时开关电路，包括：输入接口Vin+、输入接口Vin‑、输出接口Vout+、输出接口Vout‑、电阻R1、电容C1、稳压二极管VD1、电阻R2、NPN三极管Q1、电阻R4、电容C2、电阻R5以及P‑MOS管MQ1以及稳压二极管VD2；R1的第一端与Vin+相连，第二端通过C1与Vin‑相连；VD1的负极与R1的第二端相连，正极通过R2与Q1的基极相连，Q1的发射极与Vin‑相连；R4的第一端与Q1的集电极相连，第二端通过C2与Vin+相连；R5的第一端与R4的第二端相连，R5的第二端与Vin+相连；MQ1的源极与Vin+相连，栅极与R4的第二端相连，漏极与Vout+相连；VD2的正极与R1的第二端相连，负极与MQ1的漏极相连；Vin‑以及Vout‑接地。

主权项：1.一种基于上升沿采样的抗电压波动的延时开关电路，其特征在于，包括：输入接口Vin+、输入接口Vin-、输出接口Vout+、输出接口Vout-、第一缓启动驱动电路、第一缓启动电路以及上升沿采样锁定电路；所述第一缓启动驱动电路包括：电阻R1、电容C1、稳压二极管VD1、电阻R2以及NPN三极管Q1；所述电阻R1的第一端与所述输入接口Vin+相连，所述电阻R1的第二端通过所述电容C1与所述输入接口Vin-相连，所述稳压二极管VD1的负极与所述电阻R1的第二端相连，所述稳压二极管VD1的正极通过所述电阻R2与所述NPN三极管Q1的基极相连，所述NPN三极管Q1的发射极与所述输入接口Vin-相连；所述第一缓启动电路包括：电阻R4、电容C2、电阻R5以及P-MOS管MQ1；所述电阻R4的第一端与所述NPN三极管的集电极相连，所述电阻R4的第二端通过所述电容C2与所述输入接口Vin+相连，所述电阻R5的第一端与所述电阻R4的第二端相连，所述电阻R5的第二端与所述输入接口Vin+相连，所述P-MOS管MQ1的源极与所述输入接口Vin+相连，所述P-MOS管MQ1的栅极与所述电阻R4的第二端相连，所述P-MOS管MQ1的漏极与所述输出接口Vout+相连；所述上升沿采样锁定电路包括：稳压二极管VD2；所述稳压二极管VD2的正极与所述电阻R1的第二端相连，所述稳压二极管VD2的负极与所述P-MOS管MQ1的漏极相连；所述输入接口Vin-以及所述输出接口Vout-接地。

全文数据：一种基于上升沿采样的抗电压波动的延时开关电路技术领域本发明涉及电子技术领域，特别涉及一种基于上升沿采样的抗电压波动的延时开关电路。背景技术现网中大功率设备的普遍使用，当其上电时，会引起市电供电波动，导致其它正在使用的设备突然掉电又上电，这种电源突变可能导致设备启动异常。在电路设计中，芯片对上电时序和下电时序都有一定的要求，如果时序要求得不到满足，譬如在快速开关机、供电不稳等情况下，掉电后残压泄放不及时又迅速上电，或者上电上升沿不连续等，都将导致设备无法正常启动或者启动之后某些功能异常。对此，现有技术采用延迟电源开启的方案，一般采用缓启动电路，但是延时短，可调谐范围窄，仅为毫秒级，难以高效应对上述问题。或在电源输出端增加大电容，但这将引起电源接入瞬间电流过大，触发过流保护，无法正常馈电，即便能够正常馈电，大电容的增加使得掉电之后电容存储的电量泄放更慢，导致电源开启的上升沿变得缓慢，影响下一次上电时序。发明内容本发明提供一种基于上升沿采样的抗电压波动的延时开关电路，解决现有技术延时开关电路延时短，可调谐范围窄，电源开启上升沿缓慢的技术问题。为解决上述技术问题，本发明提供了一种基于上升沿采样的抗电压波动的延时开关电路，包括：输入接口Vin+、输入接口Vin-、输出接口Vout+、输出接口Vout-、第一缓启动驱动电路、第一缓启动电路以及上升沿采样锁定电路；所述第一缓启动驱动电路包括：电阻R1、电容C1、稳压二极管VD1、电阻R2以及三极管Q1；所述电阻R1的第一端与所述输入接口Vin+相连，所述电阻R1的第二端通过所述电容C1与所述输入接口Vin-相连，所述稳压二极管VD1的负极与所述电阻R1的第二端相连，所述稳压二极管VD1的正极通过所述电阻R2与所述NPN三极管的基极相连，所述NPN三极管的发射极与所述输入接口Vin-相连；所述第一缓启动电路包括：电阻R4、电容C2、电阻R5以及P-MOS管MQ1；所述电阻R4的第一端与所述NPN三极管的集电极相连，所述电阻R4的第二端通过所述电容C2与所述输入接口Vin+相连，所述电阻R5的第一端与所述电阻R4的第二端相连，所述电阻R5的第二端与所述输入接口Vin+相连，所述P-MOS管MQ1的源极与所述输入接口Vin+相连，所述P-MOS管MQ1的栅极与所述电阻R4的第二端相连，所述P-MOS管MQ1的漏极与所述输出接口Vout+相连；所述上升沿采样锁定电路包括：稳压二极管VD2；所述稳压二极管VD2的正极与所述电阻R1的第二端相连，所述稳压二极管VD2的负极与所述P-MOS管MQ1的漏极相连；所述输入接口Vin-以及所述输出接口Vout-接地。进一步地，所述第一缓启动驱动电路包括：电阻R3；所述电阻R3的第一端与所述NPN三极管的基极相连，所述电阻R3的第二端与所述输入接口Vin-相连。进一步地，所述第一缓启动电路还包括：稳压二极管VD3；所述稳压二极管VD3的正极与所述P-MOS管MQ1的栅极相连，所述稳压二极管VD3的负极与所述输入接口Vin+相连。进一步地，所述第一缓启动电路还包括：二极管D1；所述二极管D1的负极与所述P-MOS管MQ1的源极相连，所述二极管D1的正极与所述P-MOS管MQ1的漏极相连。进一步地，所述基于上升沿采样的抗电压波动的延时开关电路还包括：电容C3；所述电容C3的第一端与所述P-MOS管MQ1的漏极相连，所述电容C3的第二端与输入接口Vin-相连。进一步地，所述基于上升沿采样的抗电压波动的延时开关电路还包括：保护电路；所述保护电路包括：瞬态抑制二极管TVS；所述瞬态抑制二极管TVS连接在所述输入接口Vin+与所述输入接口Vin-之间。进一步地，所述基于上升沿采样的抗电压波动的延时开关电路还包括：第二缓启动电路；所述第二缓启动电路连接所述第一缓启动电路与所述输出接口Vout+和输出接口Vout-之间；所述第二缓启动电路包括：电阻R6、电容C4、电阻R7以及P-MOS管MQ2；所述电容C4的第一端与所述P-MOS管MQ1的漏极相连，所述电容C4的第二端通过所述电阻R6与输出接口Vout-相连，所述电阻R7的第一端与所述P-MOS管MQ1的漏极相连，所述电阻R7的第二端与所述电容C4的第二端相连，所述P-MOS管MQ2的源极与所述P-MOS管MQ1的漏极相连，所述P-MOS管MQ2的栅极与所述电容C4的第二端相连，所述P-MOS管MQ2的漏极与所述输出接口Vout+相连。进一步地，所述第二缓启动电路还包括：稳压二极管VD4；所述稳压二极管VD4的负极与所述P-MOS管MQ1的漏极相连，所述稳压二极管VD4的正极与所述P-MOS管MQ2的栅极相连。进一步地，所述第二缓启动电路还包括：二极管D2；所述二极管D2的正极与所述P-MOS管MQ2的漏极相连，所述二极管D2的负极与所述P-MOS管MQ2的源极相连。进一步地，所述基于上升沿采样的抗电压波动的延时开关电路还包括：泄放电路；所述泄放电路包括：电阻R8；所述电阻R8连接在所述输出接口Vout+和所述输出接口Vout-之间。本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：本申请实施例中提供的基于上升沿采样的抗电压波动的延时开关电路，设置第一缓启动驱动电路，从而适用于高压馈电设备，在驱动电路中使用RC充电网络，结合稳压二极管驱动三极管的开启和关闭，实现接入电源延时开启；同时，时延可调谐范围宽，支持短至几毫秒、长至几秒甚至更长的延时，电源开启上升沿爬升时间与加入的长延时无关，上电迅速；并且，引入另一稳压二极管，选择不同的稳压值决定了不同的电源开启门限电压，从而实现上升沿采样锁定；除此之外，支持有效的掉电残压泄放。具体来说，设置第一缓启动电路驱动电路，当电源接入时，通过电阻R1对电容C1充电，直到电容C1两端的电压达到稳压二极管VD1的反向击穿电压和NPN三极管Q1基极与射极的导通阈值电压时，NPN三极管Q1饱和导通以将驱动P-MOS管MQ1，从而实现了延时的粗调。进一步地，设置第一缓启动电路，当NPN三极管Q1饱和导通后，电源对电容C2充电，直到电阻R4和电阻R5分压电路产生的电阻R5两端的电压能够完全打开P-MOS管MQ1，从而实现了延时的细调；从而整体上实现较宽的延时调谐范围。另一方面，电源接入后，由于电容处于充电与放电的动态平衡状态，当输入电源流过P-MOS管MQ1输出并达到稳压二极管VD2的反向击穿电压后，进一步对电容C1充电，并通过稳压二极管VD1、电阻R2继续驱动NPN三极管Q1，从而使NPN三极管Q1持续饱和导通，即NPN三极管Q1被触发进入饱和状态，从而使P-MOS管MQ1打开，输入电源便能够通过稳压二极管VD2锁住触发信号，进而使P-MOS管MQ1稳定开启，也因此，稳压二极管VD2稳压值的决定了电源开启的门限电压，也即上升沿采样电位，保持电源上升沿单调上升，爬升迅速，不受粗调时延的影响，适应MOS管应用需求。附图说明图1为本发明提供的基于上升沿采样的抗电压波动的延时开关电路的结构示意图。具体实施方式本申请实施例通过提供一种基于上升沿采样的抗电压波动的延时开关电路，解决现有技术中延时开关电路延时短，可调谐范围窄，电源开启上升沿缓慢的技术问题。为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。参见图1，一种基于上升沿采样的抗电压波动的延时开关电路，包括：输入接口Vin+、输入接口Vin-、输出接口Vout+、输出接口Vout-、第一缓启动驱动电路、第一缓启动电路以及上升沿采样锁定电路；所述输入接口Vin-以及所述输出接口Vout-接地。本实施例基于缓启动电路，引入缓启动驱动电路，突破传统缓启动电路时延短的限制，在第一缓启动驱动电路使用RC充电网络，结合稳压二极管，延时驱动三极管的开启和关闭，时延可调谐范围宽，支持短至几毫秒、长至几秒甚至更长的延时；当缓启动驱动电路的三极管开启之后，才驱动第一缓启动电路打开，通过设置电源开启门限电压，实现对接入电源的上升沿采样，有效抗电压波动，使接入设备功能可靠性更加稳定，也因此，电源开启上升沿爬升时间与加入的长延时无关，上电迅速，可用于高压馈电设备。下面将具体说明。所述第一缓启动驱动电路包括：电阻R1、电容C1、稳压二极管VD1、电阻R2以及三极管Q1。所述电阻R1的第一端与所述输入接口Vin+相连，所述电阻R1的第二端通过所述电容C1与所述输入接口Vin-相连，所述稳压二极管VD1的负极与所述电阻R1的第二端相连，所述稳压二极管VD1的正极通过所述电阻R2与所述NPN三极管的基极相连，所述NPN三极管的发射极与所述输入接口Vin-相连。当电源接入时，通过电阻R1对电容C1充电，直到电容C1两端的电压达到稳压二极管VD1的反向击穿电压和NPN三极管Q1基极与射极的导通阈值电压时，NPN三极管Q1饱和导通，从而开始驱动P-MOS管MQ1，并通过调整电阻R1阻值、电容C1容值和稳压二极管VD1的反向击穿电压使之具备较宽的时延范围，时延可以达到几秒甚至更长，从而实现了电源开启延时的粗调。一般来说，还可以在NPN三极管Q1的基极连接一个下拉电阻R3，通过调整电阻R3的阻值，影响电容C1的充电时间，从而实现延时的调节。所述第一缓启动电路包括：电阻R4、电容C2、电阻R5以及P-MOS管MQ1。所述电阻R4的第一端与所述NPN三极管的集电极相连，所述电阻R4的第二端通过所述电容C2与所述输入接口Vin+相连，所述电阻R5的第一端与所述电阻R4的第二端相连，所述电阻R5的第二端与所述输入接口Vin+相连，所述P-MOS管MQ1的源极与所述输入接口Vin+相连，所述P-MOS管MQ1的栅极与所述电阻R4的第二端相连，所述P-MOS管MQ1的漏极与所述输出接口Vout+相连。在所述第一缓启动驱动电路中的NPN三极管Q1饱和导通后，电源对电容C2充电，直到电阻R4和电阻R5形成的分压电路中，电阻R5两端的电压达到P-MOS管MQ1的门槛电压，输入电源流过P-MOS管MQ1输出，通过调整电容C2的容值、电阻R4和电阻R5的阻值，最大可产生毫秒级时延，从而实现了延时的细调，值得一提的是，延时细调除了延迟开启输入电源的作用外，也是在电源掉电之后，对电路残余电量保持泄放路径的持续时间，因此延时细调是对粗调进行的优化和补充。进一步地，本实施例中，还在所述第一缓启动电路中设置稳压二极管VD3；所述稳压二极管VD3的正极与所述P-MOS管MQ1的栅极相连，所述稳压二极管VD3的负极与所述输入接口Vin+相连，用于钳位P-MOS管MQ1栅极与源极间的电压，避免较高的电压将MOS管击穿。相类似的，还设置有二极管D1；所述二极管D1的负极与所述P-MOS管MQ1的源极相连，所述二极管D1的正极与所述P-MOS管MQ1的漏极相连，通过二极管D1泄放瞬间反向电流，从而保护P-MOS管MQ1。所述上升沿采样锁定电路包括：稳压二极管VD2；所述稳压二极管VD2的正极与所述电阻R1的第二端相连，所述稳压二极管VD2的负极与所述P-MOS管MQ1的漏极相连。当电源接入后，由于电容C1处于充电与放电的动态平衡状态，当输入电源流过P-MOS管MQ1输出并达到稳压二极管VD2的反向击穿电压后，将进一步对电容C1充电，并通过稳压二极管VD1、电阻R2继续驱动NPN三极管Q1，从而使NPN三极管Q1持续饱和导通，即NPN三极管Q1被触发一次进入饱和状态，从而使P-MOS管MQ1打开，输入电源便能够通过稳压二极管VD2锁住触发信号，进而使P-MOS管MQ1稳定开启。具体来说，稳压二极管VD2的运用很巧妙：1、稳压二极管VD2设定门限电压的作用即用于控制馈电时序，同时也避免电源电压不稳导致馈电设备供电时序异常。例如，若电源还未到达PSEPowerSupplyEquipment，供电设备芯片的正常馈电电压43V，而其它低压电源3.3V已经对PSE芯片供电，那么将可能导致PSE模块无法对PDPowerDevice，功率设备正常供电。2、在输入电源掉电之后，稳压二极管VD2也提供电容C1建立泄电回路，泄放电容C1的残余电量，避免电量累积到下一次输入电源上电过程。也因此，稳压二极管VD2稳压值的选择决定了电源开启的门限电压，也即上升沿采样电位。当输入电源经过时延爬升到门限电压之时，MOS管MQ1才打开，爬升时间是由第一缓启动电路的电阻和电容决定的，这也使得上升沿爬升时间与第一缓启动驱动电路产生的时延无关。进一步地，所述延时开关电路还包括：保护电路；所述保护电路包括：瞬态抑制二极管TVS；所述瞬态抑制二极管TVS连接在所述输入接口Vin+与所述输入接口Vin-之间。依实际需求选择器件规格，用于保护后级电路免受高压脉冲冲击。为了在P-MOS管MQ1还未持续稳定打开之前隔离延时开关电路与负载之间的连接，避免输入电源流经电阻R1通过稳压二极管VD2被负载钳制在某一电位，从而无法打开NPN三极管Q1；本实施例还设置有第二缓启动电路；所述第二缓启动电路连接所述第一缓启动电路与所述输出接口Vout+和输出接口Vout-之间。所述第二缓启动电路包括：电阻R6、电容C4、电阻R7以及P-MOS管MQ2。所述电容C4的第一端与所述P-MOS管MQ1的漏极相连，所述电容C4的第二端通过所述电阻R6与输出接口Vout-相连，所述电阻R7的第一端与所述P-MOS管MQ1的漏极相连，所述电阻R7的第二端与所述电容C4的第二端相连，所述P-MOS管MQ2的源极与所述P-MOS管MQ1的漏极相连，所述P-MOS管MQ2的栅极与所述电容C4的第二端相连，所述P-MOS管MQ2的漏极与所述输出接口Vout+相连。相应的，所述第二缓启动电路也具备延时功能。从而整体上，进一步扩大了调谐范围。进一步地，第二缓启动电路中还设置有稳压二极管VD4，用于钳位P-MOS管MQ2栅极与源极间的电压，避免较高的电压将P-MOS管MQ2管击穿。还设置有二极管D2，用于泄放瞬间反向电流从而保护P-MOS管MQ2。一般来说，当负载不影响基于上升沿采样的抗电压波动的延时开关电路正常使用的情况下，第二缓启动电路可以省去。进一步地，所述基于上升沿采样的抗电压波动的延时开关电路还包括：电容C3；所述电容C3的第一端与所述P-MOS管MQ1的漏极相连，所述电容C3的第二端与输入接口Vin-相连。当输入电源通过第一缓启动电路后，流经稳压二极管VD2锁定触发，同时对电容C3充电，打开第二缓启动电路。进一步地，所述基于上升沿采样的抗电压波动的延时开关电路还包括：泄放电路；所述泄放电路包括：电阻R8；所述电阻R8连接在所述输出接口Vout+和所述输出接口Vout-之间。R8可依实际需求选择阻值，提供断电后残余电量的泄放回路，以应对负载无法支持电容C1和电容C3的充分泄放电量的需求。即当输入电源掉电之后，负载存储的残余电量可以通过电阻R8泄放到地，电容C1存储的电量从稳压二极管VD2经P-MOS管MQ2，从电阻R8泄放到地，与此同时，电容C3也从P-MOS管MQ2流经电阻R8进行泄放。一般来说，第二缓启动电路延时打开的时间，也是其延时关闭提供电容C1和电容C3泄放回路的持续时间。本实施例提供的基于上升沿采样的抗电压波动的延时开关电路，具备上升沿采样与延时开启功能，能有效抗电压波动；同时，延时可调谐范围宽，支持几毫秒至几秒甚至更长的延时调节；还支持延时粗调与微调，调节灵活，可应对各种供电不稳的情况。另一方面，电源开启上升沿单调上升，不受粗调时延的影响，适应MOS管应用需求；延时微调功能有效降低电源接入瞬间电流冲击，防止过流保护问题；具有电源开启门限电压设置功能，使接入设备功能可靠性更加稳固；可以支持最大100V的设备，甚至更高需求的电压；可以支持1500V的Surge电压；可以在125℃，甚至更高的温度下工作。下面将通过具体的电路规格实施方案加以说明。将54V电源接入含有此基于上升沿采样的抗电压波动的延时开关电路的设备。输入电流通过电阻R1对电容C1充电，电容C1两端的电压VC1逐渐增加，仅当NPN三极管Q1基极与射极间的电压大于导通电压VCEth，一般为0.7V，NPN三极管Q1才能导通，由于电容C1与NPN三极管Q1之间串联稳压二极管VD1和电阻R2，电容C1两端的电压VC1至少需到达VD1+VR2+VCEth才能使NPN三极管Q1饱和导通，延时记为t1，延时t计算公式如下：C为充电电容；R为充电电阻；V1为充电电容经充电可达到的最终电压；V0为充电电容两端的初始电压；Vt为延时达t时充电电容两端的电压，依公式，电容充满电所需的时间为无穷大，而t＝3RC时，Vt＝0.95V1，t＝4.6RC时，Vt＝0.99V1，显然已接近充满，所以这里Vt取0.95V1以便量化估算。例如，选择的值：电容C1，设为1uF；电阻R1，设为1MΩ。经计算，延时t1为3s。显而易见，通过选择不同的配置值的电阻R1和电容C1可以实现不同的延时。上述为理想的理论估算，事实上电容C1的充电电阻为电阻R1与稳压二极管VD1、电阻R2和NPN三极管Q1基极-射极这条支路阻抗并联的等效电阻，所以稳压二极管VD1的稳压值和电阻R2的阻值对调节延时t1也有一定作用。当NPN三极管Q1饱和导通后，输入电源对电容C2充电，例如电容C2设为100nF，电阻R5设为100kΩ，电阻R4设为410kΩ，那么，经过t2＝24ms时延后电容C2两端电压达到10.6V，P-MOS管MQ1完全导通。通过调节电容C2、电阻R4和电阻R5的值，可以实现延时微调。当P-MOS管MQ1完全导通后，输入电源通过P-MOS管MQ1直至稳压二极管VD2反向击穿，对电容C1进行充电，并通过稳压二极管VD1、电阻R2，继续驱动NPN三极管Q1基极-射极，锁住第一次触发NPN三极管Q1完全导通的驱动电压，使其处于稳定饱和导通状态，从而P-MOS管MQ1持续完全导通。选择不同稳压值的稳压二极管VD2，结合时延调节，可以设置不同的电源开启门限电压，即当输入电源接入后电压上升至此门限电压才开启对外输出通道，实现了上升沿采样。同时，第二缓启动电路作为可选电路，电源对电容C4充电直至打开第二缓启动电路，电源通过P-MOS管MQ2输出。这一部分延时记为t3。直到P-MOS管MQ1完全导通之前，第二缓启动电路未开启，隔离基于上升沿采样的抗电压波动的延时开关电路与负载，避免输入电源通过电阻R1、稳压二极管VD2，加载于负载，导致电容C1端的电压不足以打开NPN三极管Q1，使得P-MOS管MQ1一直处于关闭状态，不能对后级电路正常供电。当输入电源掉电时，负载电容的残余电量可通过电阻R8泄放到地，第二缓启动电路的P-MOS管MQ2会延时关闭，电容C1的电量便通过稳压二极管VD2，流经P-MOS管MQ2，泄放到电阻R8。残压泄放使得电容储存的电量不在快速的开关机过程中累积，改善上电时序。本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：本申请实施例中提供的基于上升沿采样的抗电压波动的延时开关电路，设置第一缓启动驱动电路，突破传统缓启动电路时延短的限制，在第一缓启动驱动电路使用RC充电网络，结合稳压二极管，延时驱动三极管的开启和关闭，时延可调谐范围宽，支持短至几毫秒、长至几秒甚至更长的延时；当缓启动驱动电路的三极管开启之后，才驱动第一缓启动电路打开，通过设置电源开启门限电压，实现对接入电源的上升沿采样，有效抗电压波动，使接入设备功能可靠性更加稳定，也因此，电源开启上升沿爬升时间与加入的长延时无关，上电迅速，从而适用于高压馈电设备；除此之外，支持有效的掉电残压泄放。具体来说，设置第一缓启动电路驱动电路，当电源接入时，通过电阻R1对电容C1充电，直到电容C1两端的电压达到稳压二极管VD1的反向击穿电压和NPN三极管Q1基极与射极的导通阈值电压时，NPN三极管Q1饱和导通以将驱动P-MOS管MQ1，从而实现了延时的粗调。进一步地，设置第一缓启动电路，当NPN三极管Q1饱和导通后，电源对电容C2充电，直到电阻R4和电阻R5分压电路产生的电阻R5两端的电压能够完全P-MOS管MQ1，从而实现了延时的细调；从而整体上实现较宽的延时调谐范围。另一方面，电源接入后，由于电容处于充电与放电的动态平衡状态，当输入电源流过P-MOS管MQ1输出并达到稳压二极管VD2的反向击穿电压后，进一步对电容C1充电，并通过稳压二极管VD1、电阻R2继续驱动NPN三极管Q1，从而使NPN三极管Q1持续饱和导通，即NPN三极管Q1被触发进入饱和状态，从而使P-MOS管MQ1打开，输入电源便能够通过稳压二极管VD2锁住触发信号，进而使P-MOS管MQ1稳定开启，也因此，稳压二极管VD2稳压值的决定了电源开启的门限电压，也即上升沿采样电位，保持电源上升沿单调上升，爬升迅速，不受粗调时延的影响，适应MOS管应用需求。最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

权利要求：1.一种基于上升沿采样的抗电压波动的延时开关电路，其特征在于，包括：输入接口Vin+、输入接口Vin-、输出接口Vout+、输出接口Vout-、第一缓启动驱动电路、第一缓启动电路以及上升沿采样锁定电路；所述第一缓启动驱动电路包括：电阻R1、电容C1、稳压二极管VD1、电阻R2以及三极管Q1；所述电阻R1的第一端与所述输入接口Vin+相连，所述电阻R1的第二端通过所述电容C1与所述输入接口Vin-相连，所述稳压二极管VD1的负极与所述电阻R1的第二端相连，所述稳压二极管VD1的正极通过所述电阻R2与所述NPN三极管Q1的基极相连，所述NPN三极管Q1的发射极与所述输入接口Vin-相连；所述第一缓启动电路包括：电阻R4、电容C2、电阻R5以及P-MOS管MQ1；所述电阻R4的第一端与所述NPN三极管的集电极相连，所述电阻R4的第二端通过所述电容C2与所述输入接口Vin+相连，所述电阻R5的第一端与所述电阻R4的第二端相连，所述电阻R5的第二端与所述输入接口Vin+相连，所述P-MOS管MQ1的源极与所述输入接口Vin+相连，所述P-MOS管MQ1的栅极与所述电阻R4的第二端相连，所述P-MOS管MQ1的漏极与所述输出接口Vout+相连；所述上升沿采样锁定电路包括：稳压二极管VD2；所述稳压二极管VD2的正极与所述电阻R1的第二端相连，所述稳压二极管VD2的负极与所述P-MOS管MQ1的漏极相连；所述输入接口Vin-以及所述输出接口Vout-接地。2.如权利要求1所述的基于上升沿采样的抗电压波动的延时开关电路，其特征在于，所述第一缓启动驱动电路包括：电阻R3；所述电阻R3的第一端与所述NPN三极管的基极相连，所述电阻R3的第二端与所述输入接口Vin-相连。3.如权利要求1所述的基于上升沿采样的抗电压波动的延时开关电路，其特征在于，所述第一缓启动电路还包括：稳压二极管VD3；所述稳压二极管VD3的正极与所述P-MOS管MQ1的栅极相连，所述稳压二极管VD3的负极与所述输入接口Vin+相连。4.如权利要求1所述的基于上升沿采样的抗电压波动的延时开关电路，其特征在于，所述第一缓启动电路还包括：二极管D1；所述二极管D1的负极与所述P-MOS管MQ1的源极相连，所述二极管D1的正极与所述P-MOS管MQ1的漏极相连。5.如权利要求1所述的基于上升沿采样的抗电压波动的延时开关电路，其特征在于，所述基于上升沿采样的抗电压波动的延时开关电路还包括：电容C3；所述电容C3的第一端与所述P-MOS管MQ1的漏极相连，所述电容C3的第二端与输入接口Vin-相连。6.如权利要求1所述的基于上升沿采样的抗电压波动的延时开关电路，其特征在于，所述基于上升沿采样的抗电压波动的延时开关电路还包括：保护电路；所述保护电路包括：瞬态抑制二极管TVS；所述瞬态抑制二极管TVS连接在所述输入接口Vin+与所述输入接口Vin-之间。7.如权利要求1～6任一项所述的基于上升沿采样的抗电压波动的延时开关电路，其特征在于，所述基于上升沿采样的抗电压波动的延时开关电路还包括：第二缓启动电路；所述第二缓启动电路连接所述第一缓启动电路与所述输出接口Vout+和输出接口Vout-之间；所述第二缓启动电路包括：电阻R6、电容C4、电阻R7以及P-MOS管MQ2；所述电容C4的第一端与所述P-MOS管MQ1的漏极相连，所述电容C4的第二端通过所述电阻R6与输出接口Vout-相连，所述电阻R7的第一端与所述P-MOS管MQ1的漏极相连，所述电阻R7的第二端与所述电容C4的第二端相连，所述P-MOS管MQ2的源极与所述P-MOS管MQ1的漏极相连，所述P-MOS管MQ2的栅极与所述电容C4的第二端相连，所述P-MOS管MQ2的漏极与所述输出接口Vout+相连。8.如权利要求7所述的基于上升沿采样的抗电压波动的延时开关电路，其特征在于，所述第二缓启动电路还包括：稳压二极管VD4；所述稳压二极管VD4的负极与所述P-MOS管MQ1的漏极相连，所述稳压二极管VD4的正极与所述P-MOS管MQ2的栅极相连。9.如权利要求7所述的基于上升沿采样的抗电压波动的延时开关电路，其特征在于，所述第二缓启动电路还包括：二极管D2；所述二极管D2的正极与所述P-MOS管MQ2的漏极相连，所述二极管D2的负极与所述P-MOS管MQ2的源极相连。10.如权利要求1～6所述的基于上升沿采样的抗电压波动的延时开关电路，其特征在于，所述基于上升沿采样的抗电压波动的延时开关电路还包括：泄放电路；所述泄放电路包括：电阻R8；所述电阻R8连接在所述输出接口Vout+和所述输出接口Vout-之间。

百度查询： 博为科技有限公司 一种基于上升沿采样的抗电压波动的延时开关电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD