申请/专利权人：成都铭科思微电子技术有限责任公司

申请日：2024-02-01

公开（公告）日：2024-04-09

公开（公告）号：CN117674824B

主分类号：H03K23/44

分类号：H03K23/44;H03M1/12;H03K19/20

优先权：

专利状态码：有效-授权

法律状态：2024.04.09#授权;2024.03.26#实质审查的生效;2024.03.08#公开

摘要：本发明公开了一种低抖动时钟分频实现电路，利用外部时钟与各级分频时钟之间的相位关系，将外部时钟作为开关使能信号来控制各级分频时钟的传输，解除了输出分频时钟与内部分频时钟边沿抖动的关联性，实现了低抖动分频输出的效果，包括至少两级触发器，在每一级触发器的时钟输入端上连接有一个反相器；每一级触发器的数据输入端与该级触发器的反相输出端短接，前一级触发器的正相输出端与后一级触发器时钟输入端上连接的反相器的输入端相连接，第一级触发器的时钟输入端上连接的反相器接入外部时钟；每一级触发器的正相输出端还通过一个反相器连接一个传输门，传输门的输出经过至少一级反相器输出得到低抖动的分频时钟。

主权项：1.一种低抖动时钟分频实现电路，其特征在于：包括N级触发器，在每一级触发器的时钟输入端上连接有一个反相器；每一级触发器的数据输入端与该级触发器的反相输出端短接，前一级触发器的正相输出端与后一级触发器时钟输入端上连接的反相器的输入端相连接，第一级触发器的时钟输入端上连接的反相器接入外部时钟；每一级触发器的正相输出端还通过一个反相器连接一个传输门，传输门的输出经过至少一级反相器输出得到低抖动的分频时钟；所述传输门的时钟信号为外部时钟和外部时钟经反相器后的反相外部时钟。

全文数据：

权利要求：

百度查询： 成都铭科思微电子技术有限责任公司 一种低抖动时钟分频实现电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD