申请/专利权人：北京大学

申请日：2024-03-04

公开（公告）日：2024-04-05

公开（公告）号：CN117827464A

主分类号：G06F9/50

分类号：G06F9/50

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.23#实质审查的生效;2024.04.05#公开

摘要：本发明公布了一种异构内存情境下软硬件协同设计的内存优化方法及系统，在硬件设备端的内存控制器中集成内存访问分析单元；在操作系统端即软件端实现内存分层守护进程；内存分层守护进程利用内存访问分析单元提供的信息，将内存中的热页面迁移到速度快的CPU本地内存中，从而实现内存优化。本发明基于高速计算互联协议CXL原生的内存分层，采用硬件与操作系统的协同设计，能够大大提升系统计算性能。

主权项：1.一种异构内存情境下软硬件协同设计的内存优化方法，其特征是，在硬件设备端的内存控制器中集成内存访问分析单元；在操作系统端即软件端实现内存分层守护进程；内存分层守护进程利用内存访问分析单元提供的信息，将内存中的热页面迁移到速度快的CPU本地内存中，从而实现内存优化；包括如下步骤：1）在设备端的内存控制器中集成内存访问分析单元，用于支持高效的内存访问分析，包括：检测慢速内存中的热页面和监控运行时状态；利用高速计算互联协议CXL技术进行的内存扩展即为CXL内存；系统硬件支持任意数量的内存层级，包括快速内存层级和慢速内存层级；不同的内存层级通过Linux操作系统的非一致性内存访问接口进行管理；CXL内存侧的内存访问分析单元截取CPU对CXL内存的内存访问地址；内存访问分析单元记录内存访问地址，分析设备侧的状态，并将内存访问地址送入到异步的FIFO中；通过硬件实现概略算法控制器，即在内存访问分析单元内使用概略算法结构，将被访问次数大于设定阈值的页面地址寻找出，经去重后送至缓存中；使得CPU只需从缓存中读取信息即可获得CXL内存中被经常访问的页面；从概略算法控制器中读取出内存页面访问的频率分布；并根据该频率分布计算出概略算法控制器中的硬件误差上界；2）实现与内存访问分析单元交互的异构内存优化系统守护进程，用于收集运行时统计数据，在用户态进行参数化的配置、管理热页面的提升，并遵循在用户空间指定的迁移策略；3）设计迁移策略，所述迁移策略发生在用户空间，允许用户进行定制和调整；通过设计调度算法，根据硬件提供的信息进行页面迁移策略，实现热页提升的动态调节；包括：31）一个持续运行的循环体；循环体的启动与停止由用户态进行控制；32）在每次循环中，首先从硬件提供的内存映射输入输出MMIO接口中读取出CXL内存访问的信息，包括：CXL内存的页面访问频率分布f，CXL内存的带宽占用率b，热页提升准度x和概略误差e；33）在每次循环中提升识别出的热页；热页的阈值采用CXL内存页面访问频率的百分位数p，即CXL内存页面访问频率前p分位的页面为应提升的热页；34）判断当前误差大小是否大于设定的概略误差阈值；如果大于，则将p减小；否则根据b和x动态调节p的值；通过不断动态调节，提升负载运行的性能；35）通过内存映射IO接口和操作系统内核的驱动程序完成内存访问分析单元硬件及其与操作系统的交互；通过以上步骤，实现异构内存情境下软硬件协同设计的内存优化。

全文数据：

权利要求：

百度查询： 北京大学 异构内存情境下软硬件协同设计的内存优化方法及系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD