申请/专利权人：昇显微电子(苏州)股份有限公司

申请日：2020-09-11

公开（公告）日：2024-04-05

公开（公告）号：CN112084730B

主分类号：G06F30/327

分类号：G06F30/327;G06F30/3312

优先权：

专利状态码：有效-授权

法律状态：2024.04.05#授权;2023.03.17#著录事项变更;2021.01.01#实质审查的生效;2020.12.15#公开

摘要：本发明公开了一种改善AsynchronousFIFO支持非2的幂次深度算法，包括计算位移数据，新增写满二进制及格雷码逻辑电路和读空二进制及格雷码逻辑电路，写满的二进制逻辑电路加上位移数据后转换成格雷码逻辑电路，写满判断和读空判断都使用新增的逻辑电路，其优点在于在写满的二进制逻辑要先在转换成格雷码逻辑前加上位移数据，因此要先了解当前电路所需求的资料最大笔数是多少，推导出数值后，加到写满的二进制逻辑再转换成格雷码逻辑，来满足格雷码条件以及写满的逻辑判断，使用资料笔数存取弹性和节省面积资源都大幅改善。

主权项：1.一种改善AsynchronousFIFO支持非2的幂次深度方法，包括以下步骤：S1.先计算出位移数据；S2.新增写满和读空的二进制逻辑电路和格雷码逻辑电路；S3.写满判断，使用新增写满的二进制逻辑电路产生的写满格雷码判断以及新增读空的二进制逻辑电路产生的读空格雷码判断，再经由两次非同步时钟的寄存器同步来判断出写满条件；S4.读空判断，利用新增的写满二进制逻辑电路以及新增读空的二进制逻辑电路进行读空判断；所述步骤S1中的位移数据是指利用设置参数ADDR_WIDTH以及DEPTH来推导出非2的幂次深度资料笔数比2的幂次深度资料笔数少多少深度的值，其中ADDR_WIDTH为地址位宽n，DEPTH为非2的幂次深度，2n-1＜DEPTH＜2n，该推导过程为，2ADDR_WIDTH-DEPTH，算出的值即为所述位移数据；所述步骤S2中原始的逻辑电路循环条件是计数到最大资料笔数深度就循环，只用来判断写指针与读指针；所述步骤S2中新增的写满和读空的二进制逻辑电路的循环条件是计数到最大资料笔数深度的2倍再循环；所述步骤S3还包括，在新增写满条件的二进制逻辑电路在转格雷码逻辑电路之前，加上所述位移数据；将加上所述位移数据后转换成的格雷码数值和新增读空条件二进制转换成的格雷码数值同步到写的时钟域，然后比较最大位元及次大位元比特数值不同，其余比特数相同，则写满条件成立；在所述循环条件下，将新增的写条件二进制逻辑转成格雷码再经由两次的非同步时钟的寄存器同步，再与新增读条件二进制逻辑转成格雷码来比较判断是否是相同位址，如果相同，则读空判断成立。

全文数据：

权利要求：

百度查询： 昇显微电子(苏州)股份有限公司 一种改善Asynchronous FIFO支持非2的幂次深度方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD