申请/专利权人：北京宏动科技股份有限公司

申请日：2024-01-24

公开（公告）日：2024-04-05

公开（公告）号：CN117614464B

主分类号：H04B1/00

分类号：H04B1/00;H04B1/401;F42C11/00

优先权：

专利状态码：有效-授权

法律状态：2024.04.05#授权;2024.03.15#实质审查的生效;2024.02.27#公开

摘要：本发明提供了一种超宽带引信工作频段灵活调整的方法及装置，属于无线电引信技术领域。方法先选取超宽带引信工作频段、超宽带窄脉冲信号工作频段和锁相环芯片，再根据装置的电路进行无线电信号的发出和接收，并对接收信号进行近炸启动信号的输出；装置采用无载波超宽带信号与本振信号混频的电路设计，突破了传统超宽带近炸引信工作频段的限制，实现工作频段的大跨度调整。本发明解决了常规的超宽带引信工作频段范围较窄，敌方引信干扰机可能会针对性的干扰；超宽带引信与弹上其他无线电设备存在互绕的风险的问题，具有灵活调整超宽带近炸引信工作频段的优点。

主权项：1.一种超宽带引信工作频段灵活调整的方法，其特征在于，包括以下步骤：S1、选取超宽带引信工作频段、超宽带窄脉冲信号工作频段和锁相环芯片（3）；S2、高稳晶振时钟（1）输出波形为方波的时钟信号，时钟信号经过二阶低通滤波器（2）滤除高次谐波得到正弦波信号并输出至锁相环芯片（3）；S3、FPGA芯片通过SPI接口对锁相环芯片（3）内部的寄存器进行配置后，锁相环芯片（3）输出本振信号；S4、本振信号经过功分器（4）功分后得到两路信号，分别为用于发射链路上变频的第一本振子信号和用于接收链路下变频的第二本振子信号；S5、晶体振荡器（9）产生振荡时钟信号，振荡时钟信号经FPGA芯片内部的数字锁相环（10）倍频后得到高频时钟并作为FPGA芯片内部主时钟；FPGA芯片内部的脉冲编码电路（11）输出经调制的时钟信号，经调制的时钟信号经第一窄脉冲产生电路（17）处理得到冲激信号，第一滤波电路（18）对冲激信号进行选通，得到第一超宽带信号；S6、脉冲编码电路（11）输出经调制的时钟信号通过FPGA芯片内部的延时电路（12）延时，再经第二窄脉冲产生电路（13）处理得到取样波门信号；S7、第一超宽带信号与第一本振子信号通过第一混频器（5）混频，经第二滤波电路（6）选通得到已调信号；S8、已调信号经第一放大电路（7）放大后通过发射天线（8）辐射，再经目标散射后被接收天线接收得到接收信号，接收信号经第二放大电路（20）放大后通过第二混频器（19）与第二本振子信号混频，再经第三滤波电路（21）滤波得到第二超宽带信号；S9、第二超宽带信号与取样波门信号经等效采样电路（14）相关接收后得到检波信号，检波信号经放大滤波电路（15）放大滤波后输入信号判决模块（16），信号判决模块（16）判断检波信号符合目标回波特征后输出近炸启动信号。

全文数据：

权利要求：

百度查询： 北京宏动科技股份有限公司 一种超宽带引信工作频段灵活调整的方法及装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD