申请/专利权人：深圳和而泰智能控制股份有限公司

申请日：2024-01-03

公开（公告）日：2024-04-12

公开（公告）号：CN117873936A

主分类号：G06F13/40

分类号：G06F13/40;G06F13/42

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.30#实质审查的生效;2024.04.12#公开

摘要：本申请公开了一种基于I2C总线的从设备识别电路与控制板。从设备识别电路包括启动支路、识别码存取支路与识别码输出支路。启动支路在时钟数据的低电平的持续时长大于第一预设时长时，建立数据线与识别码存取支路的连接。识别码存取支路在数据线上的串行数据的电平处于下降沿时将预设识别码中的一个位输出。识别码输出支路在串行数据的电平处于下降沿后，若预设识别码中的位为第一电平则将串行数据中当前周期的低电平时长延长，若预设识别码中的位为第二电平则保持串行数据中当前周期的低电平时长不变。通过上述方式，能够在不影响主设备与从设备之间的通信的同时识别从设备的设备类型，从而可基于从设备的设备类型确定从设备的设备信息。

主权项：1.一种基于I2C总线的从设备识别电路，所述I2C总线包括数据线与时钟线，其特征在于，所述从设备识别电路包括：启动支路、识别码存取支路与识别码输出支路；所述启动支路的第一端与所述时钟线连接，所述启动支路的第二端与所述数据线连接，所述启动支路的第三端分别与所述识别码存取支路的第一端及所述识别码输出支路的第一端连接，所述识别码存取支路的第二端与所述识别码输出支路的第二端连接；所述启动支路用于在所述时钟线上的时钟数据的低电平的持续时长大于第一预设时长时，建立所述数据线与所述识别码存取支路之间的连接；所述识别码存取支路用于在所述数据线与所述识别码存取支路之间的连接被建立时获取预设识别码，并用于在所述数据线上的串行数据的电平处于下降沿时，将所述预设识别码中的一个位输出至所述识别码输出支路；所述识别码输出支路用于在所述数据线与所述识别码存取支路之间的连接被建立，且所述串行数据的电平处于下降沿后，若所述预设识别码中的位为第一电平则将所述串行数据中当前周期的低电平时长延长，若所述预设识别码中的位为第二电平则保持所述串行数据中当前周期的低电平时长不变，以将所述预设识别码输入至所述数据线，其中，所述第一电平与所述第二电平互为相反的电平。

全文数据：

权利要求：

百度查询： 深圳和而泰智能控制股份有限公司 基于I2C总线的从设备识别电路与控制板

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD