申请/专利权人：微芯片技术股份有限公司

申请日：2019-05-01

公开（公告）日：2024-04-12

公开（公告）号：CN117873912A

主分类号：G06F12/02

分类号：G06F12/02;G06F8/41;G06F9/50;G06F9/54

优先权：["20180508 US 15/974,480"]

专利状态码：在审-实质审查的生效

法律状态：2024.04.30#实质审查的生效;2024.04.12#公开

摘要：一种装置包括处理内核、存储块、处理内核中的每个处理内核与存储块之间的连接、芯片选择电路以及芯片选择电路与存储块中的每个存储块之间的芯片选择电路总线。每个存储块包括数据端口和存储器检查端口。芯片选择电路被配置为使得能够通过存储块的相应数据端口从最高优先级内核写入数据。芯片选择电路被进一步配置为使得能够通过存储块的相应存储器检查端口从其他内核写入数据。

主权项：1.一种装置，包括：多个处理内核，所述多个处理内核包括第一内核和第二内核；存储器池，所述存储器池包括多个存储块，其中每个存储块包括数据端口和存储器检查端口；所述第一内核与所述多个存储块中的每个存储块之间的第一连接；所述第二内核与所述多个存储块中的每个存储块之间的第二连接；和，芯片选择电路，所述芯片选择电路用于通过以下方式在所述第一内核和所述第二内核之间共享对所述存储器池的访问：使得能够通过所述存储块的相应数据端口将数据从所述第一内核访问到所述存储块；以及在断言测试使能信号期间使得能够通过所述存储块的相应存储器检查端口将数据从所述第二内核访问到所述存储块。

全文数据：

权利要求：

百度查询： 微芯片技术股份有限公司 用于多内核系统的存储器池分配

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD