申请/专利权人：北京大学

申请日：2024-02-07

公开（公告）日：2024-04-12

公开（公告）号：CN117878142A

主分类号：H01L29/06

分类号：H01L29/06;H01L29/16;H01L29/417;H01L29/423;H01L29/78;H01L29/872;H01L21/329;H01L21/336;H01L27/07;H01L21/82

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.30#实质审查的生效;2024.04.12#公开

摘要：本发明公开了一种集成肖特基二极管的平面栅型MOSFET及其制备方法，属于功率电子器件领域。该集成肖特基二极管的平面栅型MOSFET采用与传统MOSFET类似的方式制造，只需对栅极形成工艺稍作修改：在形成p型基区和n+源极区之后，通过干法蚀刻以分离伪栅极和栅极；与栅极相临近的重掺杂p+区与源极为欧姆接触；伪栅极与源极短接；伪栅极旁的p型基区上方形成肖特基接触区，与源极为肖特基接触，以此屏蔽漏极高电场减少泄漏电流。内置肖特基二极管能有效减小寄生PN结体二极管的少数载流子注入，使MOSFET可以获得优异的反向恢复特性。此外，伪栅极在反向导通时在栅介质层下表面吸引电子，形成沟道，帮助增大反向导通电流。

主权项：1.一种集成肖特基二极管的平面栅型MOSFET器件，包括衬底、漂移区、p型基区、重掺杂n+区、重掺杂p+区、栅介质层、栅极、源极和漏极，其中源极位于器件顶层，漏极位于衬底的背面，其特征在于，在栅极一侧具有与之分离的伪栅极；与栅极相临近的重掺杂p+区与源极之间为欧姆接触；与伪栅极临近的p型基区上形成肖特基接触区，该肖特基接触区为n型区，肖特基接触区的n型掺杂浓度低于所述重掺杂n+区，与源极之间为肖特基接触；所述伪栅极与源极短接。

全文数据：

权利要求：

百度查询： 北京大学 一种集成肖特基二极管的平面栅型MOSFET及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD