申请/专利权人：合肥华控天芯科技有限公司

申请日：2021-10-29

公开（公告）日：2024-04-12

公开（公告）号：CN114157731B

主分类号：H04L69/22

分类号：H04L69/22;G06F9/50

优先权：

专利状态码：有效-授权

法律状态：2024.04.12#授权;2024.03.29#著录事项变更;2022.03.25#实质审查的生效;2022.03.08#公开

摘要：本发明公开了一种基于FHP‑trie树和动态优先级调度的FC‑AE协议解析仪，其各个功能模块如下：光纤信号收发模块实现串行信号解串接收并将时间戳加载到捕获数据中；协议数据捕获模块实现FC‑AE协议数据捕获、解码和重组功能；协议解析模块实现数据的解析、统计和分析功能。本发明将时间戳功能在光信号解串接收模块实现，精度为10ns，保证了捕获信息的实时性；四路光纤通道采用完全独立的设计方式，各个通道的链路速率、捕获模式、触发和过滤参数的配置互相独立；采用FPGA代替CPU实现FC报文解析功能，提供了更高的数据处理带宽上限，方便FC协议分析仪的扩展和迭代，可支持更高的光纤链路速率和更多的捕获通道。

主权项：1.一种基于FPH-trie树和动态优先级调度的FC-AE协议解析仪，包括FPGA与CPU，其特征在于，FPGA中包括：光纤信号收发模块：4路独立光纤解串接收通道，实现串行信号解串接收并将时间戳加载到捕获数据中；协议数据捕获模块实现FC-AE协议数据捕获、解码和重组功能；协议解析模块实现数据的解析、统计和分析功能；FPGA中还包括：缓存调度模块实现多路捕获数据的缓存管理；数据缓存模块实现数据、DMA控制器和DDR之间的读写交互；中断管理模块实现FPGA与CPU交互的中断上报管理以及中断状态缓存的维护；CPU中包括：数据捕捉模块通过控制FPGA中的DMA控制模块和DDR控制器，将DDR中缓存数据搬移到CPU中，同时对这些数据进行写文件操作；数据显示模块实现捕获数据的读文件操作和界面的分层级数据显示；捕获数据的处理流程为：FPGA中使用GTX对FC链路比特流数据进行解串，解串后的并行采样数据通过触发和过滤过程后，将解析出的帧信息和原始数据组帧后，存储在DDR中，通过中断和中断状态缓存FIFO通知CPU进行数据搬移，缓存FIFO中存储捕获数据在DDR中的地址指针、数据长度信息；协议解析模块是基于FCHeader的帧特征搜索算法，用于实现触发、过滤和解析过程；帧特征搜索算法具体为：帧特征解析模块中的帧特征搜索模块根据捕获的FC-AE协议报文Header信息和用户配置的判定协议进行比对，在捕获的FC数据流中查找出匹配成功的FC-AE报文，并输出给多路数据存储调度模块；帧特征解析模块采用二叉trie树法，将FC-2Header中的R_CTRL字段作为根节点的判定协议，FC-2Header除R_CTRL字段外和FC-ASMHeader的各关键字段及其掩码字段作为每一个叶子节点的判定协议，在FPGA平台上采用多级流水线型结构实现报文的快速解析。

全文数据：

权利要求：

百度查询： 合肥华控天芯科技有限公司 一种基于FPH-trie树和动态优先级调度的FC-AE协议解析仪

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD