申请/专利权人：福建华佳彩有限公司

申请日：2018-09-26

公开（公告）日：2024-04-12

公开（公告）号：CN109272934B

主分类号：G09G3/3225

分类号：G09G3/3225

优先权：

专利状态码：有效-授权

法律状态：2024.04.12#授权;2019.02.26#实质审查的生效;2019.01.25#公开

摘要：一种控制信号产生电路，包括开关管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T12，所述T1的源端与FW驱动电压连接，控制端与上二级门驱动电压连接，所述T2的源端与BW驱动电压连接，控制端与下二级门驱动电压连接，T1和T2的漏端相互连接，并连接T3、T4开关管的控制端，T4的源端与第二时钟驱动信号连接，漏端与当前级门驱动电压连接，T3的源端还与T5的控制端连接，T5的源端与T3的控制端连接，T5的控制端还与T6的控制端连接，T6的控制端接第三时钟驱动信号，T6的源端与当前级门驱动电压连接，还与T7的源端连接；上述设计能够达到更加稳定、符合驱动需求的Em驱动信号。

主权项：1.一种控制信号产生电路，其特征在于，包括开关管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T12，所述T1的源端与FW驱动电压连接，控制端与上二级门驱动电压连接，所述T2的源端与BW驱动电压连接，控制端与下二级门驱动电压连接，T1和T2的漏端相互连接，并连接T3、T4开关管的控制端，T4的源端与第二时钟驱动信号连接，漏端与当前级门驱动电压连接，T3的源端还与T5的控制端连接，T5的源端与T3的控制端连接，T5的控制端还与T6的控制端连接，T6的控制端接第三时钟驱动信号，T6的源端与当前级门驱动电压连接，还与T7的源端连接，T3、T5、T6、T7对的漏端均与面板低工作电压VGL连接；所述T8、T9的控制端与当前级门驱动信号连接，T8的源端与T10的漏端连接，T10的控制端接第一时钟驱动信号，T10、T12的源端与面板高工作电压VGH连接，T12的控制端与T10的漏端连接，T12的漏端与控制信号产生端连接，T12的漏端还与T9的源端连接，T8、T9的漏端接面板低工作电压VGL；还包括电容C2，T6的控制端通过C2与第三时钟驱动信号连接；还包括电容C1，T6的源端通过电容C1与T4的控制端连接。

全文数据：一种控制信号产生电路技术领域本发明涉及液晶面板显示领域，尤其涉及一种液晶面板消除显示不均匀的电路设计。背景技术有机发光二极管OrganicLightEmittingDiode，OLED依驱动方式可分为被动式矩阵驱动PassiveMatrixOLED，PMOLED和主动式矩阵驱动ActiveMatrixOLED，AMOLED两种。其中，PMOLED是当数据未写入时并不发光，只在数据写入期间发光。这种驱动方式结构简单、成本较低、较容易设计，主要适用于中小尺寸的显示器。AM代表ActiveMatrix，是相对于PassiveMatrix而言的，是指每个OLED像素的驱动方式。在PassiveMatrix中，每个像素的控制是通过一个复杂的电极网络来实现的，从而实现某个像素的充放电，总体来说，PassiveMatrix的控制方式相对速度较慢，控制精度也稍低。而与PassiveMatrix不同，ActiveMatrix则是在每个LED上都加装了TFT和电容层，这样在某一行某一列通电激活相交的那个像素时，像素中的电容层能够在两次刷新之间保持充电状态，从而实现更快速和更精确的像素发光控制。由于AMOLED面板上的电压VDD于每个像素间都连接在一起，当驱动发光时，电压VDD上会有电流流过。考虑到VDD金属线本身具有阻抗，会有压降存在，造成每一像素的VDD会出现差异，导致不同像素间存在电流差异。如此一来，流经OLED的电流不同，所产生的亮度也不同，进而AMOLED面板不均匀。另外，由于制程的影响，每一像素中的薄膜晶体管的阈值电压均不相同，即使提供相同数值的电压Vdata，其所产生的电流仍然会有差异，这也将造成面板不均匀。因此目前量产品普遍采用的具有补偿电路结构的OLED像素驱动电路，但对于使用补偿电路的驱动对GIP的要求越来越复杂，其不仅需要ScanGIP电路即LCD中的GIP电路，也需要Em驱动电路，相对与Scan电路，Em电路对设计的要求更高。有鉴于此，如何设计一种用于像素补偿电路的EmGIP驱动电路对OLED内部补偿电路有效应用至关重要。发明内容为此，需要提供一种能够解决液晶面板显示过程中，有效驱动补偿电路的驱动信号的产生方法，为实现上述目的，发明人提供了一种控制信号产生电路，包括开关管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T12，所述T1的源端与FW驱动电压连接，控制端与上二级门驱动电压连接，所述T2的源端与BW驱动电压连接，控制端与下二级门驱动电压连接，T1和T2的漏端相互连接，并连接T3、T4开关管的控制端，T4的源端与第二时钟驱动信号连接，漏端与当前级门驱动电压连接，T3的源端还与T5的控制端连接，T5的源端与T3的控制端连接，T5的控制端还与T6的控制端连接，T6的控制端接第三时钟驱动信号，T6的源端与当前级门驱动电压连接，还与T7的源端连接，T3、T5、T6、T7对的漏端均与面板低工作电压VGL连接；所述T8、T9的控制端与当前级门驱动信号连接，T8的源端与T10的漏端连接，T10的控制端接第一时钟驱动信号，T10、T12的源端与面板高工作电压VGH连接，T12的控制端与T10的漏端连接，T12的漏端与控制信号产生端连接，T12的漏端还与T9的源端连接，T8、T9的漏端接面板低工作电压VGL。进一步地，还包括电容C2，T6的控制端通过C2与第三时钟驱动信号连接。具体地，还包括电容C1，T6的源端通过电容C1与T4的控制端连接。可选地，还包括电容C3，T12的控制端通过电容C3与T6的控制端连接。可选地，还包括开关管T11，所述T11的控制端与T6的控制端连接，T11的源端与漏端分别接面板高工作电压VGH和T12的控制端。区别于现有技术，上述技术方案通过设计多个开关管相互配合，能够使得在时钟驱动信号的驱动过程中的输出端Em信号是经过更好地耦合，从而保证Em的驱动效果更好，电位更强。附图说明图1为具体实施方式所述的控制信号产生电路图；图2为具体实施方式所述的电路时序图；图3为具体实施方式所述的Q点预充电阶段示意图；图4为具体实施方式所述的输出阶段示意图；图5为具体实施方式所述的K点电位抬起阶段示意图；图6为具体实施方式所述的电路状态图图；图7为具体实施方式所述的spice仿真结果图；图8为具体方式所述的控制信号产生电路图。具体实施方式为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。图1所示的实施例中，展示了我们的一种控制信号产生电路，包括开关管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T12，所述T1的源端与FW驱动电压连接，控制端与上二级门驱动电压图中XGn-2连接，所述T2的源端与BW驱动电压连接，控制端与下二级门驱动电压图中XGn+2连接，T1和T2的漏端相互连接，并连接T3、T4开关管的控制端，T4的源端与第二时钟驱动信号连接，漏端与当前级门驱动电压XGn连接，T3的源端还与T5的控制端连接，T5的源端与T3的控制端连接，T5的控制端还与T6的控制端连接，T6的控制端接第三时钟驱动信号，T6的源端与当前级门驱动电压连接，还与T7的源端连接，T3、T5、T6、T7对的漏端均与面板低工作电压VGL连接；所述T8、T9的控制端与当前级门驱动信号连接，T8的源端与T10的漏端连接，T10的控制端接第一时钟驱动信号，T10、T12的源端与面板高工作电压VGH连接，T12的控制端与T10的漏端连接，T12的漏端与控制信号产生端连接，T12的漏端还与T9的源端连接，T8、T9的漏端接面板低工作电压VGL。这里请参阅图2，为本发明Em驱动电路时序图，共计四个阶段，t1：Q点预冲阶段，t2：输出阶段，t3：K点电位抬起阶段，t4：K点boast阶段。图中我们可以看到时钟驱动信号可以分为四级，CK1-CK4，相互之间向后推迟半周期的相位差，从而在后续的实施例中我们可以聊到时钟驱动信号是如何辅助电路生成驱动信号Em的。进一步的实施例中，还包括电容C2，T6的控制端通过C2与第三时钟驱动信号连接。在图中我们还可以看到，T6的源端通过电容C1与T4的控制端连接。可选的实施例中，还包括电容C3，T12的控制端通过电容C3与T6的控制端连接。可选地，还包括开关管T11，所述T11的控制端与T6的控制端连接，T11的源端与漏端分别接面板高工作电压VGH和T12的控制端。以上不同的实施方式或完善或提供了新的驱动电路的实施方式。以下配合进一步的附图进行说明本发明Em驱动电路的工作原理。这里请看图3t1Q点预充阶段：XGn-2为高电位，T1打开，Qn点被充至高电位，T4打开，XGn输出低电位此时E_CK3为低电位，T8和T9关闭，E_CK1为高电位，T10打开，Kn为高电位，T12打开，Em输出高电位。到了图4t2输出阶段：XGn-2为低电位，T1关闭，T4打开，此时E_CK3为高电位，XGn经T4输出高电位，T8和T9打开，T8拉低Kn点，T12关闭，Em经T9输出VGL。接下来请看图5t3K点电位抬起阶段，ECK3变低电位，ECK1变为高电位，T10打开，Kn变为高电位，T12打开，Em输出高电位，T7打开，XGn变为低电位，XGn+2为高电位，T2打开，Qn变为低电位，T4关闭；T8和T9关闭。接下来请看图6E_CK3变为高电位，Pn被耦合至高电位，T6和T5打开，Qn和XGn再次被拉到低电位，在随后的时间内，Pn在高低电位见变化，一直使Qn和XGn保持在低电位，从而保证T8和T9处于关闭状态。当Pn为高电位时，Kn被耦合至更高电位，T12打开的更好，从而保证Em被输出较高电位在随后的一帧剩余的过程中，Kn点会在t5和t6两过程组成的周期中循环，从而保证Kn一直维持在高电位，Em也维持在较高电位，保证各个讯号电位在理想状态。经过上述设计，本发明最终达到了更好地产生稳定、符合驱动要求的驱动信号的技术效果。这里请看图7本发明的spice模拟结果，各关键节点的电位都满足设计要求。图8是本发明的变形电路图，主要是C3变成T11，将C3处的电容设计为开关管T11也能够起到耦合Pn出电位的效果，同样能够使得T12打开的效果更好，保证Em能够输出驱动需要的稳定高电位。需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

权利要求：1.一种控制信号产生电路，其特征在于，包括开关管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T12，所述T1的源端与FW驱动电压连接，控制端与上二级门驱动电压连接，所述T2的源端与BW驱动电压连接，控制端与下二级门驱动电压连接，T1和T2的漏端相互连接，并连接T3、T4开关管的控制端，T4的源端与第二时钟驱动信号连接，漏端与当前级门驱动电压连接，T3的源端还与T5的控制端连接，T5的源端与T3的控制端连接，T5的控制端还与T6的控制端连接，T6的控制端接第三时钟驱动信号，T6的源端与当前级门驱动电压连接，还与T7的源端连接，T3、T5、T6、T7对的漏端均与面板低工作电压VGL连接；所述T8、T9的控制端与当前级门驱动信号连接，T8的源端与T10的漏端连接，T10的控制端接第一时钟驱动信号，T10、T12的源端与面板高工作电压VGH连接，T12的控制端与T10的漏端连接，T12的漏端与控制信号产生端连接，T12的漏端还与T9的源端连接，T8、T9的漏端接面板低工作电压VGL。2.根据权利要求1所述的控制信号产生电路，其特征在于，还包括电容C2，T6的控制端通过C2与第三时钟驱动信号连接。3.根据权利要求1所述的控制信号产生电路，其特征在于，还包括电容C1，T6的源端通过电容C1与T4的控制端连接。4.根据权利要求1所述的控制信号产生电路，其特征在于，还包括电容C3，T12的控制端通过电容C3与T6的控制端连接。5.根据权利要求1所述的控制信号产生电路，其特征在于，还包括开关管T11，所述T11的控制端与T6的控制端连接，T11的源端与漏端分别接面板高工作电压VGH和T12的控制端。

百度查询： 福建华佳彩有限公司 一种控制信号产生电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD