申请/专利权人：上海韬润半导体有限公司

申请日：2024-03-18

公开（公告）日：2024-04-16

公开（公告）号：CN117892673A

主分类号：G06F30/38

分类号：G06F30/38

优先权：

专利状态码：在审-公开

法律状态：2024.04.16#公开

摘要：本发明公开了一种基于寄存器的时序收敛结构、方法及数模混合芯片，包括：一组启动标志位寄存器，串联在模拟侧和数字侧之间，且各个所述启动标志位寄存器依次连接；至少一组缓存寄存器组，串联在所述模拟侧和所述数字侧之间；至少一个多路选择器，所述多路选择器与所述缓存寄存器组一一对应，所述多路选择器连接所述缓存寄存器组的输出端，且各个所述多路选择器依次连接；第一读取寄存器，所述第一读取寄存器的使能端连接一组所述启动标志位寄存器的输出端，所述第一读取寄存器的输出端连接其中一个所述多路选择器。本方案减少了时序收敛功耗，加快了后端时序收敛时间，减小芯片面积并提高了芯片利用率。

主权项：1.一种基于寄存器的时序收敛结构，其特征在于，包括：一组启动标志位寄存器，串联在模拟侧和数字侧之间，且各个所述启动标志位寄存器依次连接；至少一组缓存寄存器组，串联在所述模拟侧和所述数字侧之间；至少一个多路选择器，所述多路选择器与所述缓存寄存器组一一对应，所述多路选择器连接所述缓存寄存器组的输出端，且各个所述多路选择器依次连接；第一读取寄存器，所述第一读取寄存器的使能端连接一组所述启动标志位寄存器的输出端，所述第一读取寄存器的输出端连接每一个所述多路选择器；至少一个第二读取寄存器，所述第二读取寄存器与所述多路选择器一一对应，所述第二读取寄存器的输入端连接所述多路选择器，且所述第二读取寄存器的输出端连接模拟侧；写地址寄存器，串联在所述模拟侧和所述数字侧之间。

全文数据：

权利要求：

百度查询： 上海韬润半导体有限公司 一种基于寄存器的时序收敛结构、方法及数模混合芯片

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD