申请/专利权人：电子科技大学

申请日：2024-01-17

公开（公告）日：2024-04-16

公开（公告）号：CN117894350A

主分类号：G11C11/22

分类号：G11C11/22;G06F7/575

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.05.03#实质审查的生效;2024.04.16#公开

摘要：本发明设计并提出了一种基于FRAM的存内计算电路，属于集成电路领域。本文设计了一种基于2T‑2C的FRAM存内计算电路，可以在FRAM单元中实现与、或布尔逻辑运算。本发明还提出了一种4T‑2C结构，可以在2T‑2CFRAM存储单元中实现或运算。基于上述两个结构，我们可以在FRAM中进行所有的布尔逻辑运算，对于打破冯.诺伊曼架构的“内存墙”和“功耗墙”具有重要意义。2T‑2CFRAM单元具有高可靠性和抗辐射性，并且具有非易失性、低功耗、高读写速度、与CMOS工艺兼容等优势，有望应用于类脑芯片，具身智能芯片以及军工，航天等方向的智能芯片。

主权项：1.一种基于铁电存储器FRAM2T-2C单元的存内计算电路，其特征在于，由大于等于3个的2T-2CFRAM存储单元组成，在进行逻辑运算时最少要同时激活三条2T-2C单元的字线，此时参与计算的单元包括6个铁电电容A1、A2、B1、B2、C1、C2。6个铁电电容一端与板线PL相连，另一端通过一个开关晶体管与一对互补位线BL、BLN相连，每一个开关晶体管的栅极与字线WL相连接，BL，BLN分别与锁存型灵敏放大器的两端相连，对一组2T-2C铁电电容的读写操作与FRAM2T-2C铁电电容的读写操作相同。

全文数据：

权利要求：

百度查询： 电子科技大学 一种基于2T-2C铁电存储单元的布尔逻辑存内运算电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD